lib/Target/X86/X86Subtarget.cpp

   1 //===-- X86Subtarget.cpp - X86 Subtarget Information ------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the X86 specific subclass of TargetSubtarget.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86Subtarget.h"
  15 #include "X86GenSubtarget.inc"
  16 #include "llvm/Module.h"
  17 #include "llvm/Support/CommandLine.h"
  18 #include "llvm/Target/TargetMachine.h"
  19 #include "llvm/Target/TargetOptions.h"
  20 using namespace llvm;
  21
  22 static cl::opt<X86Subtarget::AsmWriterFlavorTy>
  23 AsmWriterFlavor("x86-asm-syntax", cl::init(X86Subtarget::Unset),
  24   cl::desc("Choose style of code to emit from X86 backend:"),
  25   cl::values(
  26     clEnumValN(X86Subtarget::ATT,   "att",   "Emit AT&T-style assembly"),
  27     clEnumValN(X86Subtarget::Intel, "intel", "Emit Intel-style assembly"),
  28     clEnumValEnd));
  29
  30
  31 /// True if accessing the GV requires an extra load. For Windows, dllimported
  32 /// symbols are indirect, loading the value at address GV rather then the
  33 /// value of GV itself. This means that the GlobalAddress must be in the base
  34 /// or index register of the address, not the GV offset field.
  35 bool X86Subtarget::GVRequiresExtraLoad(const GlobalValue* GV,
  36                                        const TargetMachine& TM,
  37                                        bool isDirectCall) const
  38 {
  39   // FIXME: PIC
  40   if (TM.getRelocationModel() != Reloc::Static &&
  41       TM.getCodeModel() != CodeModel::Large) {
  42     if (isTargetDarwin()) {
  43       if (isDirectCall)
  44         return false;
  45       bool isDecl = GV->isDeclaration() && !GV->hasNotBeenReadFromBitcode();
  46       if (GV->hasHiddenVisibility() &&
  47           (Is64Bit || (!isDecl && !GV->hasCommonLinkage())))
  48         // If symbol visibility is hidden, the extra load is not needed if
  49         // target is x86-64 or the symbol is definitely defined in the current
  50         // translation unit.
  51         return false;
  52       return !isDirectCall && (isDecl || GV->mayBeOverridden());
  53     } else if (isTargetELF()) {
  54       // Extra load is needed for all externally visible.
  55       if (isDirectCall)
  56         return false;
  57       if (GV->hasInternalLinkage() || GV->hasHiddenVisibility())
  58         return false;
  59       return true;
  60     } else if (isTargetCygMing() || isTargetWindows()) {
  61       return (GV->hasDLLImportLinkage());
  62     }
  63   }
  64   return false;
  65 }
  66
  67 /// True if accessing the GV requires a register.  This is a superset of the
  68 /// cases where GVRequiresExtraLoad is true.  Some variations of PIC require
  69 /// a register, but not an extra load.
  70 bool X86Subtarget::GVRequiresRegister(const GlobalValue *GV,
  71                                        const TargetMachine& TM,
  72                                        bool isDirectCall) const
  73 {
  74   if (GVRequiresExtraLoad(GV, TM, isDirectCall))
  75     return true;
  76   // Code below here need only consider cases where GVRequiresExtraLoad
  77   // returns false.
  78   if (TM.getRelocationModel() == Reloc::PIC_)
  79     return !isDirectCall &&
  80       (GV->hasInternalLinkage() || GV->hasExternalLinkage());
  81   return false;
  82 }
  83
  84 /// getBZeroEntry - This function returns the name of a function which has an
  85 /// interface like the non-standard bzero function, if such a function exists on
  86 /// the current subtarget and it is considered prefereable over memset with zero
  87 /// passed as the second argument. Otherwise it returns null.
  88 const char *X86Subtarget::getBZeroEntry() const {
  89   // Darwin 10 has a __bzero entry point for this purpose.
  90   if (getDarwinVers() >= 10)
  91     return "__bzero";
  92
  93   return 0;
  94 }
  95
  96 /// getSpecialAddressLatency - For targets where it is beneficial to
  97 /// backschedule instructions that compute addresses, return a value
  98 /// indicating the number of scheduling cycles of backscheduling that
  99 /// should be attempted.
 100 unsigned X86Subtarget::getSpecialAddressLatency() const {
 101   // For x86 out-of-order targets, back-schedule address computations so
 102   // that loads and stores aren't blocked.
 103   // This value was chosen arbitrarily.
 104   return 200;
 105 }
 106
 107 /// GetCpuIDAndInfo - Execute the specified cpuid and return the 4 values in the
 108 /// specified arguments.  If we can't run cpuid on the host, return true.
 109 bool X86::GetCpuIDAndInfo(unsigned value, unsigned *rEAX, unsigned *rEBX,
 110                           unsigned *rECX, unsigned *rEDX) {
 111 #if defined(__x86_64__)
 112   // gcc doesn't know cpuid would clobber ebx/rbx. Preseve it manually.
 113   asm ("movq\t%%rbx, %%rsi\n\t"
 114        "cpuid\n\t"
 115        "xchgq\t%%rbx, %%rsi\n\t"
 116        : "=a" (*rEAX),
 117          "=S" (*rEBX),
 118          "=c" (*rECX),
 119          "=d" (*rEDX)
 120        :  "a" (value));
 121   return false;
 122 #elif defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
 123 #if defined(__GNUC__)
 124   asm ("movl\t%%ebx, %%esi\n\t"
 125        "cpuid\n\t"
 126        "xchgl\t%%ebx, %%esi\n\t"
 127        : "=a" (*rEAX),
 128          "=S" (*rEBX),
 129          "=c" (*rECX),
 130          "=d" (*rEDX)
 131        :  "a" (value));
 132   return false;
 133 #elif defined(_MSC_VER)
 134   __asm {
 135     mov   eax,value
 136     cpuid
 137     mov   esi,rEAX
 138     mov   dword ptr [esi],eax
 139     mov   esi,rEBX
 140     mov   dword ptr [esi],ebx
 141     mov   esi,rECX
 142     mov   dword ptr [esi],ecx
 143     mov   esi,rEDX
 144     mov   dword ptr [esi],edx
 145   }
 146   return false;
 147 #endif
 148 #endif
 149   return true;
 150 }
 151
 152 void X86Subtarget::AutoDetectSubtargetFeatures() {
 153   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
 154   union {
 155     unsigned u[3];
 156     char     c[12];
 157   } text;
 158
 159   if (X86::GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1))
 160     return;
 161
 162   X86::GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX);
 163
 164   if ((EDX >> 23) & 0x1) X86SSELevel = MMX;
 165   if ((EDX >> 25) & 0x1) X86SSELevel = SSE1;
 166   if ((EDX >> 26) & 0x1) X86SSELevel = SSE2;
 167   if (ECX & 0x1)         X86SSELevel = SSE3;
 168   if ((ECX >> 9)  & 0x1) X86SSELevel = SSSE3;
 169   if ((ECX >> 19) & 0x1) X86SSELevel = SSE41;
 170   if ((ECX >> 20) & 0x1) X86SSELevel = SSE42;
 171
 172   if (memcmp(text.c, "GenuineIntel", 12) == 0 ||
 173       memcmp(text.c, "AuthenticAMD", 12) == 0) {
 174     X86::GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 175     HasX86_64 = (EDX >> 29) & 0x1;
 176   }
 177 }
 178
 179 static const char *GetCurrentX86CPU() {
 180   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
 181   if (X86::GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX))
 182     return "generic";
 183   unsigned Family = (EAX >> 8) & 0xf; // Bits 8 - 11
 184   unsigned Model  = (EAX >> 4) & 0xf; // Bits 4 - 7
 185   if (Family == 6 || Family == 0xf) {
 186     if (Family == 0xf)
 187       // Examine extended family ID if family ID is F.
 188       Family += (EAX >> 20) & 0xff;    // Bits 20 - 27
 189     // Examine extended model ID if family ID is 6 or F.
 190     Model += ((EAX >> 16) & 0xf) << 4; // Bits 16 - 19
 191   }
 192
 193   X86::GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 194   bool Em64T = (EDX >> 29) & 0x1;
 195
 196   union {
 197     unsigned u[3];
 198     char     c[12];
 199   } text;
 200
 201   X86::GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1);
 202   if (memcmp(text.c, "GenuineIntel", 12) == 0) {
 203     switch (Family) {
 204       case 3:
 205         return "i386";
 206       case 4:
 207         return "i486";
 208       case 5:
 209         switch (Model) {
 210         case 4:  return "pentium-mmx";
 211         default: return "pentium";
 212         }
 213       case 6:
 214         switch (Model) {
 215         case 1:  return "pentiumpro";
 216         case 3:
 217         case 5:
 218         case 6:  return "pentium2";
 219         case 7:
 220         case 8:
 221         case 10:
 222         case 11: return "pentium3";
 223         case 9:
 224         case 13: return "pentium-m";
 225         case 14: return "yonah";
 226         case 15: return "core2";
 227         case 23: return "penryn";
 228         default: return "i686";
 229         }
 230       case 15: {
 231         switch (Model) {
 232         case 3:
 233         case 4:
 234           return (Em64T) ? "nocona" : "prescott";
 235         default:
 236           return (Em64T) ? "x86-64" : "pentium4";
 237         }
 238       }
 239
 240     default:
 241       return "generic";
 242     }
 243   } else if (memcmp(text.c, "AuthenticAMD", 12) == 0) {
 244     // FIXME: this poorly matches the generated SubtargetFeatureKV table.  There
 245     // appears to be no way to generate the wide variety of AMD-specific targets
 246     // from the information returned from CPUID.
 247     switch (Family) {
 248       case 4:
 249         return "i486";
 250       case 5:
 251         switch (Model) {
 252         case 6:
 253         case 7:  return "k6";
 254         case 8:  return "k6-2";
 255         case 9:
 256         case 13: return "k6-3";
 257         default: return "pentium";
 258         }
 259       case 6:
 260         switch (Model) {
 261         case 4:  return "athlon-tbird";
 262         case 6:
 263         case 7:
 264         case 8:  return "athlon-mp";
 265         case 10: return "athlon-xp";
 266         default: return "athlon";
 267         }
 268       case 15:
 269         switch (Model) {
 270         case 1:  return "opteron";
 271         case 5:  return "athlon-fx"; // also opteron
 272         default: return "athlon64";
 273         }
 274     default:
 275       return "generic";
 276     }
 277   } else {
 278     return "generic";
 279   }
 280 }
 281
 282 X86Subtarget::X86Subtarget(const Module &M, const std::string &FS, bool is64Bit)
 283   : AsmFlavor(AsmWriterFlavor)
 284   , PICStyle(PICStyles::None)
 285   , X86SSELevel(NoMMXSSE)
 286   , X863DNowLevel(NoThreeDNow)
 287   , HasX86_64(false)
 288   , DarwinVers(0)
 289   , IsLinux(false)
 290   , stackAlignment(8)
 291   // FIXME: this is a known good value for Yonah. How about others?
 292   , MaxInlineSizeThreshold(128)
 293   , Is64Bit(is64Bit)
 294   , TargetType(isELF) { // Default to ELF unless otherwise specified.
 295
 296   // Determine default and user specified characteristics
 297   if (!FS.empty()) {
 298     // If feature string is not empty, parse features string.
 299     std::string CPU = GetCurrentX86CPU();
 300     ParseSubtargetFeatures(FS, CPU);
 301   } else {
 302     // Otherwise, use CPUID to auto-detect feature set.
 303     AutoDetectSubtargetFeatures();
 304   }
 305
 306   // If requesting codegen for X86-64, make sure that 64-bit and SSE2 features
 307   // are enabled.  These are available on all x86-64 CPUs.
 308   if (Is64Bit) {
 309     HasX86_64 = true;
 310     if (X86SSELevel < SSE2)
 311       X86SSELevel = SSE2;
 312   }
 313
 314   // Set the boolean corresponding to the current target triple, or the default
 315   // if one cannot be determined, to true.
 316   const std::string& TT = M.getTargetTriple();
 317   if (TT.length() > 5) {
 318     size_t Pos;
 319     if ((Pos = TT.find("-darwin")) != std::string::npos) {
 320       TargetType = isDarwin;
 321
 322       // Compute the darwin version number.
 323       if (isdigit(TT[Pos+7]))
 324         DarwinVers = atoi(&TT[Pos+7]);
 325       else
 326         DarwinVers = 8;  // Minimum supported darwin is Tiger.
 327     } else if (TT.find("linux") != std::string::npos) {
 328       // Linux doesn't imply ELF, but we don't currently support anything else.
 329       TargetType = isELF;
 330       IsLinux = true;
 331     } else if (TT.find("cygwin") != std::string::npos) {
 332       TargetType = isCygwin;
 333     } else if (TT.find("mingw") != std::string::npos) {
 334       TargetType = isMingw;
 335     } else if (TT.find("win32") != std::string::npos) {
 336       TargetType = isWindows;
 337     } else if (TT.find("windows") != std::string::npos) {
 338       TargetType = isWindows;
 339     }
 340   } else if (TT.empty()) {
 341 #if defined(__CYGWIN__)
 342     TargetType = isCygwin;
 343 #elif defined(__MINGW32__) || defined(__MINGW64__)
 344     TargetType = isMingw;
 345 #elif defined(__APPLE__)
 346     TargetType = isDarwin;
 347 #if __APPLE_CC__ > 5400
 348     DarwinVers = 9;  // GCC 5400+ is Leopard.
 349 #else
 350     DarwinVers = 8;  // Minimum supported darwin is Tiger.
 351 #endif
 352
 353 #elif defined(_WIN32) || defined(_WIN64)
 354     TargetType = isWindows;
 355 #elif defined(__linux__)
 356     // Linux doesn't imply ELF, but we don't currently support anything else.
 357     TargetType = isELF;
 358     IsLinux = true;
 359 #endif
 360   }
 361
 362   // If the asm syntax hasn't been overridden on the command line, use whatever
 363   // the target wants.
 364   if (AsmFlavor == X86Subtarget::Unset) {
 365     AsmFlavor = (TargetType == isWindows)
 366       ? X86Subtarget::Intel : X86Subtarget::ATT;
 367   }
 368
 369   // Stack alignment is 16 bytes on Darwin (both 32 and 64 bit) and for all 64
 370   // bit targets.
 371   if (TargetType == isDarwin || Is64Bit)
 372     stackAlignment = 16;
 373
 374   if (StackAlignment)
 375     stackAlignment = StackAlignment;
 376 }