lib/Target/X86/X86Subtarget.cpp

   1 //===-- X86Subtarget.cpp - X86 Subtarget Information ------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the X86 specific subclass of TargetSubtarget.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "subtarget"
  15 #include "X86Subtarget.h"
  16 #include "X86InstrInfo.h"
  17 #include "X86GenSubtarget.inc"
  18 #include "llvm/GlobalValue.h"
  19 #include "llvm/Support/Debug.h"
  20 #include "llvm/Support/raw_ostream.h"
  21 #include "llvm/Target/TargetMachine.h"
  22 #include "llvm/Target/TargetOptions.h"
  23 #include "llvm/ADT/SmallVector.h"
  24 using namespace llvm;
  25
  26 #if defined(_MSC_VER)
  27 #include <intrin.h>
  28 #endif
  29
  30 /// ClassifyGlobalReference - Classify a global variable reference for the
  31 /// current subtarget according to how we should reference it in a non-pcrel
  32 /// context.
  33 unsigned char X86Subtarget::
  34 ClassifyGlobalReference(const GlobalValue *GV, const TargetMachine &TM) const {
  35   // DLLImport only exists on windows, it is implemented as a load from a
  36   // DLLIMPORT stub.
  37   if (GV->hasDLLImportLinkage())
  38     return X86II::MO_DLLIMPORT;
  39
  40   // GV with ghost linkage (in JIT lazy compilation mode) do not require an
  41   // extra load from stub.
  42   bool isDecl = GV->isDeclaration() && !GV->hasNotBeenReadFromBitcode();
  43
  44   // X86-64 in PIC mode.
  45   if (isPICStyleRIPRel()) {
  46     // Large model never uses stubs.
  47     if (TM.getCodeModel() == CodeModel::Large)
  48       return X86II::MO_NO_FLAG;
  49
  50     if (isTargetDarwin()) {
  51       // If symbol visibility is hidden, the extra load is not needed if
  52       // target is x86-64 or the symbol is definitely defined in the current
  53       // translation unit.
  54       if (GV->hasDefaultVisibility() &&
  55           (isDecl || GV->isWeakForLinker()))
  56         return X86II::MO_GOTPCREL;
  57     } else {
  58       assert(isTargetELF() && "Unknown rip-relative target");
  59
  60       // Extra load is needed for all externally visible.
  61       if (!GV->hasLocalLinkage() && GV->hasDefaultVisibility())
  62         return X86II::MO_GOTPCREL;
  63     }
  64
  65     return X86II::MO_NO_FLAG;
  66   }
  67
  68   if (isPICStyleGOT()) {   // 32-bit ELF targets.
  69     // Extra load is needed for all externally visible.
  70     if (GV->hasLocalLinkage() || GV->hasHiddenVisibility())
  71       return X86II::MO_GOTOFF;
  72     return X86II::MO_GOT;
  73   }
  74
  75   if (isPICStyleStubPIC()) {  // Darwin/32 in PIC mode.
  76     // Determine whether we have a stub reference and/or whether the reference
  77     // is relative to the PIC base or not.
  78
  79     // If this is a strong reference to a definition, it is definitely not
  80     // through a stub.
  81     if (!isDecl && !GV->isWeakForLinker())
  82       return X86II::MO_PIC_BASE_OFFSET;
  83
  84     // Unless we have a symbol with hidden visibility, we have to go through a
  85     // normal $non_lazy_ptr stub because this symbol might be resolved late.
  86     if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
  87       return X86II::MO_DARWIN_NONLAZY_PIC_BASE;
  88
  89     // If symbol visibility is hidden, we have a stub for common symbol
  90     // references and external declarations.
  91     if (isDecl || GV->hasCommonLinkage()) {
  92       // Hidden $non_lazy_ptr reference.
  93       return X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE;
  94     }
  95
  96     // Otherwise, no stub.
  97     return X86II::MO_PIC_BASE_OFFSET;
  98   }
  99
 100   if (isPICStyleStubNoDynamic()) {  // Darwin/32 in -mdynamic-no-pic mode.
 101     // Determine whether we have a stub reference.
 102
 103     // If this is a strong reference to a definition, it is definitely not
 104     // through a stub.
 105     if (!isDecl && !GV->isWeakForLinker())
 106       return X86II::MO_NO_FLAG;
 107
 108     // Unless we have a symbol with hidden visibility, we have to go through a
 109     // normal $non_lazy_ptr stub because this symbol might be resolved late.
 110     if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 111       return X86II::MO_DARWIN_NONLAZY;
 112
 113     // Otherwise, no stub.
 114     return X86II::MO_NO_FLAG;
 115   }
 116
 117   // Direct static reference to global.
 118   return X86II::MO_NO_FLAG;
 119 }
 120
 121
 122 /// getBZeroEntry - This function returns the name of a function which has an
 123 /// interface like the non-standard bzero function, if such a function exists on
 124 /// the current subtarget and it is considered prefereable over memset with zero
 125 /// passed as the second argument. Otherwise it returns null.
 126 const char *X86Subtarget::getBZeroEntry() const {
 127   // Darwin 10 has a __bzero entry point for this purpose.
 128   if (getDarwinVers() >= 10)
 129     return "__bzero";
 130
 131   return 0;
 132 }
 133
 134 /// IsLegalToCallImmediateAddr - Return true if the subtarget allows calls
 135 /// to immediate address.
 136 bool X86Subtarget::IsLegalToCallImmediateAddr(const TargetMachine &TM) const {
 137   if (Is64Bit)
 138     return false;
 139   return isTargetELF() || TM.getRelocationModel() == Reloc::Static;
 140 }
 141
 142 /// getSpecialAddressLatency - For targets where it is beneficial to
 143 /// backschedule instructions that compute addresses, return a value
 144 /// indicating the number of scheduling cycles of backscheduling that
 145 /// should be attempted.
 146 unsigned X86Subtarget::getSpecialAddressLatency() const {
 147   // For x86 out-of-order targets, back-schedule address computations so
 148   // that loads and stores aren't blocked.
 149   // This value was chosen arbitrarily.
 150   return 200;
 151 }
 152
 153 /// GetCpuIDAndInfo - Execute the specified cpuid and return the 4 values in the
 154 /// specified arguments.  If we can't run cpuid on the host, return true.
 155 static bool GetCpuIDAndInfo(unsigned value, unsigned *rEAX,
 156                             unsigned *rEBX, unsigned *rECX, unsigned *rEDX) {
 157 #if defined(__x86_64__) || defined(_M_AMD64) || defined (_M_X64)
 158   #if defined(__GNUC__)
 159     // gcc doesn't know cpuid would clobber ebx/rbx. Preseve it manually.
 160     asm ("movq\t%%rbx, %%rsi\n\t"
 161          "cpuid\n\t"
 162          "xchgq\t%%rbx, %%rsi\n\t"
 163          : "=a" (*rEAX),
 164            "=S" (*rEBX),
 165            "=c" (*rECX),
 166            "=d" (*rEDX)
 167          :  "a" (value));
 168     return false;
 169   #elif defined(_MSC_VER)
 170     int registers[4];
 171     __cpuid(registers, value);
 172     *rEAX = registers[0];
 173     *rEBX = registers[1];
 174     *rECX = registers[2];
 175     *rEDX = registers[3];
 176     return false;
 177   #endif
 178 #elif defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
 179   #if defined(__GNUC__)
 180     asm ("movl\t%%ebx, %%esi\n\t"
 181          "cpuid\n\t"
 182          "xchgl\t%%ebx, %%esi\n\t"
 183          : "=a" (*rEAX),
 184            "=S" (*rEBX),
 185            "=c" (*rECX),
 186            "=d" (*rEDX)
 187          :  "a" (value));
 188     return false;
 189   #elif defined(_MSC_VER)
 190     __asm {
 191       mov   eax,value
 192       cpuid
 193       mov   esi,rEAX
 194       mov   dword ptr [esi],eax
 195       mov   esi,rEBX
 196       mov   dword ptr [esi],ebx
 197       mov   esi,rECX
 198       mov   dword ptr [esi],ecx
 199       mov   esi,rEDX
 200       mov   dword ptr [esi],edx
 201     }
 202     return false;
 203   #endif
 204 #endif
 205   return true;
 206 }
 207
 208 static void DetectFamilyModel(unsigned EAX, unsigned &Family, unsigned &Model) {
 209   Family = (EAX >> 8) & 0xf; // Bits 8 - 11
 210   Model  = (EAX >> 4) & 0xf; // Bits 4 - 7
 211   if (Family == 6 || Family == 0xf) {
 212     if (Family == 0xf)
 213       // Examine extended family ID if family ID is F.
 214       Family += (EAX >> 20) & 0xff;    // Bits 20 - 27
 215     // Examine extended model ID if family ID is 6 or F.
 216     Model += ((EAX >> 16) & 0xf) << 4; // Bits 16 - 19
 217   }
 218 }
 219
 220 void X86Subtarget::AutoDetectSubtargetFeatures() {
 221   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
 222   union {
 223     unsigned u[3];
 224     char     c[12];
 225   } text;
 226
 227   if (GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1))
 228     return;
 229
 230   GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX);
 231
 232   if ((EDX >> 15) & 1) HasCMov = true;
 233   if ((EDX >> 23) & 1) X86SSELevel = MMX;
 234   if ((EDX >> 25) & 1) X86SSELevel = SSE1;
 235   if ((EDX >> 26) & 1) X86SSELevel = SSE2;
 236   if (ECX & 0x1)       X86SSELevel = SSE3;
 237   if ((ECX >> 9)  & 1) X86SSELevel = SSSE3;
 238   if ((ECX >> 19) & 1) X86SSELevel = SSE41;
 239   if ((ECX >> 20) & 1) X86SSELevel = SSE42;
 240
 241   bool IsIntel = memcmp(text.c, "GenuineIntel", 12) == 0;
 242   bool IsAMD   = !IsIntel && memcmp(text.c, "AuthenticAMD", 12) == 0;
 243
 244   HasFMA3 = IsIntel && ((ECX >> 12) & 0x1);
 245   HasAVX = ((ECX >> 28) & 0x1);
 246
 247   if (IsIntel || IsAMD) {
 248     // Determine if bit test memory instructions are slow.
 249     unsigned Family = 0;
 250     unsigned Model  = 0;
 251     DetectFamilyModel(EAX, Family, Model);
 252     IsBTMemSlow = IsAMD || (Family == 6 && Model >= 13);
 253
 254     GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 255     HasX86_64 = (EDX >> 29) & 0x1;
 256     HasSSE4A = IsAMD && ((ECX >> 6) & 0x1);
 257     HasFMA4 = IsAMD && ((ECX >> 16) & 0x1);
 258   }
 259 }
 260
 261 static const char *GetCurrentX86CPU() {
 262   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
 263   if (GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX))
 264     return "generic";
 265   unsigned Family = 0;
 266   unsigned Model  = 0;
 267   DetectFamilyModel(EAX, Family, Model);
 268
 269   GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 270   bool Em64T = (EDX >> 29) & 0x1;
 271   bool HasSSE3 = (ECX & 0x1);
 272
 273   union {
 274     unsigned u[3];
 275     char     c[12];
 276   } text;
 277
 278   GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1);
 279   if (memcmp(text.c, "GenuineIntel", 12) == 0) {
 280     switch (Family) {
 281       case 3:
 282         return "i386";
 283       case 4:
 284         return "i486";
 285       case 5:
 286         switch (Model) {
 287         case 4:  return "pentium-mmx";
 288         default: return "pentium";
 289         }
 290       case 6:
 291         switch (Model) {
 292         case 1:  return "pentiumpro";
 293         case 3:
 294         case 5:
 295         case 6:  return "pentium2";
 296         case 7:
 297         case 8:
 298         case 10:
 299         case 11: return "pentium3";
 300         case 9:
 301         case 13: return "pentium-m";
 302         case 14: return "yonah";
 303         case 15:
 304         case 22: // Celeron M 540
 305           return "core2";
 306         case 23: // 45nm: Penryn , Wolfdale, Yorkfield (XE)
 307           return "penryn";
 308         default: return "i686";
 309         }
 310       case 15: {
 311         switch (Model) {
 312         case 3:
 313         case 4:
 314         case 6: // same as 4, but 65nm
 315           return (Em64T) ? "nocona" : "prescott";
 316         case 26:
 317           return "corei7";
 318         case 28:
 319           return "atom";
 320         default:
 321           return (Em64T) ? "x86-64" : "pentium4";
 322         }
 323       }
 324
 325     default:
 326       return "generic";
 327     }
 328   } else if (memcmp(text.c, "AuthenticAMD", 12) == 0) {
 329     // FIXME: this poorly matches the generated SubtargetFeatureKV table.  There
 330     // appears to be no way to generate the wide variety of AMD-specific targets
 331     // from the information returned from CPUID.
 332     switch (Family) {
 333       case 4:
 334         return "i486";
 335       case 5:
 336         switch (Model) {
 337         case 6:
 338         case 7:  return "k6";
 339         case 8:  return "k6-2";
 340         case 9:
 341         case 13: return "k6-3";
 342         default: return "pentium";
 343         }
 344       case 6:
 345         switch (Model) {
 346         case 4:  return "athlon-tbird";
 347         case 6:
 348         case 7:
 349         case 8:  return "athlon-mp";
 350         case 10: return "athlon-xp";
 351         default: return "athlon";
 352         }
 353       case 15:
 354         if (HasSSE3) {
 355           return "k8-sse3";
 356         } else {
 357           switch (Model) {
 358           case 1:  return "opteron";
 359           case 5:  return "athlon-fx"; // also opteron
 360           default: return "athlon64";
 361           }
 362         }
 363       case 16:
 364         return "amdfam10";
 365     default:
 366       return "generic";
 367     }
 368   } else {
 369     return "generic";
 370   }
 371 }
 372
 373 X86Subtarget::X86Subtarget(const std::string &TT, const std::string &FS,
 374                            bool is64Bit)
 375   : PICStyle(PICStyles::None)
 376   , X86SSELevel(NoMMXSSE)
 377   , X863DNowLevel(NoThreeDNow)
 378   , HasCMov(false)
 379   , HasX86_64(false)
 380   , HasSSE4A(false)
 381   , HasAVX(false)
 382   , HasFMA3(false)
 383   , HasFMA4(false)
 384   , IsBTMemSlow(false)
 385   , DarwinVers(0)
 386   , stackAlignment(8)
 387   // FIXME: this is a known good value for Yonah. How about others?
 388   , MaxInlineSizeThreshold(128)
 389   , Is64Bit(is64Bit)
 390   , TargetType(isELF) { // Default to ELF unless otherwise specified.
 391
 392   // default to hard float ABI
 393   if (FloatABIType == FloatABI::Default)
 394     FloatABIType = FloatABI::Hard;
 395
 396   // Determine default and user specified characteristics
 397   if (!FS.empty()) {
 398     // If feature string is not empty, parse features string.
 399     std::string CPU = GetCurrentX86CPU();
 400     ParseSubtargetFeatures(FS, CPU);
 401     // All X86-64 CPUs also have SSE2, however user might request no SSE via
 402     // -mattr, so don't force SSELevel here.
 403   } else {
 404     // Otherwise, use CPUID to auto-detect feature set.
 405     AutoDetectSubtargetFeatures();
 406     // Make sure SSE2 is enabled; it is available on all X86-64 CPUs.
 407     if (Is64Bit && X86SSELevel < SSE2)
 408       X86SSELevel = SSE2;
 409   }
 410
 411   // If requesting codegen for X86-64, make sure that 64-bit features
 412   // are enabled.
 413   if (Is64Bit)
 414     HasX86_64 = true;
 415
 416   DEBUG(errs() << "Subtarget features: SSELevel " << X86SSELevel
 417                << ", 3DNowLevel " << X863DNowLevel
 418                << ", 64bit " << HasX86_64 << "\n");
 419   assert((!Is64Bit || HasX86_64) &&
 420          "64-bit code requested on a subtarget that doesn't support it!");
 421
 422   // Set the boolean corresponding to the current target triple, or the default
 423   // if one cannot be determined, to true.
 424   if (TT.length() > 5) {
 425     size_t Pos;
 426     if ((Pos = TT.find("-darwin")) != std::string::npos) {
 427       TargetType = isDarwin;
 428
 429       // Compute the darwin version number.
 430       if (isdigit(TT[Pos+7]))
 431         DarwinVers = atoi(&TT[Pos+7]);
 432       else
 433         DarwinVers = 8;  // Minimum supported darwin is Tiger.
 434     } else if (TT.find("linux") != std::string::npos) {
 435       // Linux doesn't imply ELF, but we don't currently support anything else.
 436       TargetType = isELF;
 437     } else if (TT.find("cygwin") != std::string::npos) {
 438       TargetType = isCygwin;
 439     } else if (TT.find("mingw") != std::string::npos) {
 440       TargetType = isMingw;
 441     } else if (TT.find("win32") != std::string::npos) {
 442       TargetType = isWindows;
 443     } else if (TT.find("windows") != std::string::npos) {
 444       TargetType = isWindows;
 445     } else if (TT.find("-cl") != std::string::npos) {
 446       TargetType = isDarwin;
 447       DarwinVers = 9;
 448     }
 449   }
 450
 451   // Stack alignment is 16 bytes on Darwin (both 32 and 64 bit) and for all 64
 452   // bit targets.
 453   if (TargetType == isDarwin || Is64Bit)
 454     stackAlignment = 16;
 455
 456   if (StackAlignment)
 457     stackAlignment = StackAlignment;
 458 }
 459
 460 bool X86Subtarget::enablePostRAScheduler(
 461             CodeGenOpt::Level OptLevel,
 462             TargetSubtarget::AntiDepBreakMode& Mode,
 463             RegClassVector& CriticalPathRCs) const {
 464   Mode = TargetSubtarget::ANTIDEP_CRITICAL;
 465   CriticalPathRCs.clear();
 466   return OptLevel >= CodeGenOpt::Default;
 467 }