lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/CodeGen/IntrinsicLowering.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/Target/TargetMachineRegistry.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 #include "llvm/Support/CommandLine.h"
  25 #include "llvm/ADT/Statistic.h"
  26 using namespace llvm;
  27
  28 X86VectorEnum llvm::X86Vector = NoSSE;
  29 bool llvm::X86ScalarSSE = false;
  30 bool llvm::X86DAGIsel = false;
  31
  32 /// X86TargetMachineModule - Note that this is used on hosts that cannot link
  33 /// in a library unless there are references into the library.  In particular,
  34 /// it seems that it is not possible to get things to work on Win32 without
  35 /// this.  Though it is unused, do not remove it.
  36 extern "C" int X86TargetMachineModule;
  37 int X86TargetMachineModule = 0;
  38
  39 namespace {
  40   cl::opt<bool> DisableOutput("disable-x86-llc-output", cl::Hidden,
  41                               cl::desc("Disable the X86 asm printer, for use "
  42                                        "when profiling the code generator."));
  43   cl::opt<bool, true> EnableSSEFP("enable-sse-scalar-fp",
  44                 cl::desc("Perform FP math in SSE regs instead of the FP stack"),
  45                 cl::location(X86ScalarSSE),
  46                 cl::init(false));
  47
  48   cl::opt<bool, true> EnableX86DAGDAG("enable-x86-dag-isel", cl::Hidden,
  49                       cl::desc("Enable DAG-to-DAG isel for X86"),
  50                       cl::location(X86DAGIsel),
  51                       cl::init(false));
  52
  53   // FIXME: This should eventually be handled with target triples and
  54   // subtarget support!
  55   cl::opt<X86VectorEnum, true>
  56   SSEArg(
  57     cl::desc("Enable SSE support in the X86 target:"),
  58     cl::values(
  59        clEnumValN(SSE,  "sse", "  Enable SSE support"),
  60        clEnumValN(SSE2, "sse2", "  Enable SSE and SSE2 support"),
  61        clEnumValN(SSE3, "sse3", "  Enable SSE, SSE2, and SSE3 support"),
  62        clEnumValEnd),
  63     cl::location(X86Vector), cl::init(NoSSE));
  64
  65   // Register the target.
  66   RegisterTarget<X86TargetMachine> X("x86", "  IA-32 (Pentium and above)");
  67 }
  68
  69 unsigned X86TargetMachine::getJITMatchQuality() {
  70 #if defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  71   return 10;
  72 #else
  73   return 0;
  74 #endif
  75 }
  76
  77 unsigned X86TargetMachine::getModuleMatchQuality(const Module &M) {
  78   // We strongly match "i[3-9]86-*".
  79   std::string TT = M.getTargetTriple();
  80   if (TT.size() >= 5 && TT[0] == 'i' && TT[2] == '8' && TT[3] == '6' &&
  81       TT[4] == '-' && TT[1] - '3' < 6)
  82     return 20;
  83
  84   if (M.getEndianness()  == Module::LittleEndian &&
  85       M.getPointerSize() == Module::Pointer32)
  86     return 10;                                   // Weak match
  87   else if (M.getEndianness() != Module::AnyEndianness ||
  88            M.getPointerSize() != Module::AnyPointerSize)
  89     return 0;                                    // Match for some other target
  90
  91   return getJITMatchQuality()/2;
  92 }
  93
  94 /// X86TargetMachine ctor - Create an ILP32 architecture model
  95 ///
  96 X86TargetMachine::X86TargetMachine(const Module &M,
  97                                   IntrinsicLowering *IL,
  98                                   const std::string &FS)
  99   : TargetMachine("X86", IL, true, 4, 4, 4, 4, 4),
 100     Subtarget(M, FS),
 101     FrameInfo(TargetFrameInfo::StackGrowsDown,
 102               Subtarget.getStackAlignment(), -4),
 103     JITInfo(*this) {
 104   // Scalar SSE FP requires at least SSE2
 105   X86ScalarSSE &= X86Vector >= SSE2;
 106
 107   // Ignore -enable-sse-scalar-fp if -enable-x86-dag-isel.
 108   X86ScalarSSE |= (X86DAGIsel && X86Vector >= SSE2);
 109 }
 110
 111
 112 // addPassesToEmitFile - We currently use all of the same passes as the JIT
 113 // does to emit statically compiled machine code.
 114 bool X86TargetMachine::addPassesToEmitFile(PassManager &PM, std::ostream &Out,
 115                                            CodeGenFileType FileType,
 116                                            bool Fast) {
 117   if (FileType != TargetMachine::AssemblyFile &&
 118       FileType != TargetMachine::ObjectFile) return true;
 119
 120   // FIXME: Implement efficient support for garbage collection intrinsics.
 121   PM.add(createLowerGCPass());
 122
 123   // FIXME: Implement the invoke/unwind instructions!
 124   PM.add(createLowerInvokePass());
 125
 126   // FIXME: Implement the switch instruction in the instruction selector!
 127   PM.add(createLowerSwitchPass());
 128
 129   // Make sure that no unreachable blocks are instruction selected.
 130   PM.add(createUnreachableBlockEliminationPass());
 131
 132   // Install an instruction selector.
 133   if (X86DAGIsel)
 134     PM.add(createX86ISelDag(*this));
 135   else
 136     PM.add(createX86ISelPattern(*this));
 137
 138   // Print the instruction selected machine code...
 139   if (PrintMachineCode)
 140     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 141
 142   // Perform register allocation to convert to a concrete x86 representation
 143   PM.add(createRegisterAllocator());
 144
 145   if (PrintMachineCode)
 146     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 147
 148   PM.add(createX86FloatingPointStackifierPass());
 149
 150   if (PrintMachineCode)
 151     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 152
 153   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 154   PM.add(createPrologEpilogCodeInserter());
 155
 156   PM.add(createX86PeepholeOptimizerPass());
 157
 158   if (PrintMachineCode)  // Print the register-allocated code
 159     PM.add(createX86CodePrinterPass(std::cerr, *this));
 160
 161   if (!DisableOutput)
 162     switch (FileType) {
 163     default:
 164       assert(0 && "Unexpected filetype here!");
 165     case TargetMachine::AssemblyFile:
 166       PM.add(createX86CodePrinterPass(Out, *this));
 167       break;
 168     case TargetMachine::ObjectFile:
 169       // FIXME: We only support emission of ELF files for now, this should check
 170       // the target triple and decide on the format to write (e.g. COFF on
 171       // win32).
 172       addX86ELFObjectWriterPass(PM, Out, *this);
 173       break;
 174     }
 175
 176   // Delete machine code for this function
 177   PM.add(createMachineCodeDeleter());
 178
 179   return false; // success!
 180 }
 181
 182 /// addPassesToJITCompile - Add passes to the specified pass manager to
 183 /// implement a fast dynamic compiler for this target.  Return true if this is
 184 /// not supported for this target.
 185 ///
 186 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 187   // FIXME: Implement efficient support for garbage collection intrinsics.
 188   PM.add(createLowerGCPass());
 189
 190   // FIXME: Implement the invoke/unwind instructions!
 191   PM.add(createLowerInvokePass());
 192
 193   // FIXME: Implement the switch instruction in the instruction selector!
 194   PM.add(createLowerSwitchPass());
 195
 196   // Make sure that no unreachable blocks are instruction selected.
 197   PM.add(createUnreachableBlockEliminationPass());
 198
 199   // Install an instruction selector.
 200   if (X86DAGIsel)
 201     PM.add(createX86ISelDag(TM));
 202   else
 203     PM.add(createX86ISelPattern(TM));
 204
 205   // FIXME: Add SSA based peephole optimizer here.
 206
 207   // Print the instruction selected machine code...
 208   if (PrintMachineCode)
 209     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 210
 211   // Perform register allocation to convert to a concrete x86 representation
 212   PM.add(createRegisterAllocator());
 213
 214   if (PrintMachineCode)
 215     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 216
 217   PM.add(createX86FloatingPointStackifierPass());
 218
 219   if (PrintMachineCode)
 220     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 221
 222   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 223   PM.add(createPrologEpilogCodeInserter());
 224
 225   PM.add(createX86PeepholeOptimizerPass());
 226
 227   if (PrintMachineCode)  // Print the register-allocated code
 228     PM.add(createX86CodePrinterPass(std::cerr, TM));
 229 }
 230
 231 bool X86TargetMachine::addPassesToEmitMachineCode(FunctionPassManager &PM,
 232                                                   MachineCodeEmitter &MCE) {
 233   PM.add(createX86CodeEmitterPass(MCE));
 234   // Delete machine code for this function
 235   PM.add(createMachineCodeDeleter());
 236   return false;
 237 }