lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/Target/TargetMachineImpls.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Transforms/Scalar.h"
  22 #include "Support/CommandLine.h"
  23 #include "Support/Statistic.h"
  24 using namespace llvm;
  25
  26 namespace {
  27   cl::opt<bool> PrintCode("print-machineinstrs",
  28                           cl::desc("Print generated machine code"));
  29   cl::opt<bool> NoPatternISel("disable-pattern-isel", cl::init(true),
  30                         cl::desc("Use the 'simple' X86 instruction selector"));
  31   cl::opt<bool> NoSSAPeephole("disable-ssa-peephole", cl::init(true),
  32                         cl::desc("Disable the ssa-based peephole optimizer (defaults to disabled)"));
  33 }
  34
  35 // allocateX86TargetMachine - Allocate and return a subclass of TargetMachine
  36 // that implements the X86 backend.
  37 //
  38 TargetMachine *llvm::allocateX86TargetMachine(const Module &M) {
  39   return new X86TargetMachine(M);
  40 }
  41
  42
  43 /// X86TargetMachine ctor - Create an ILP32 architecture model
  44 ///
  45 X86TargetMachine::X86TargetMachine(const Module &M)
  46   : TargetMachine("X86", true, 4, 4, 4, 4, 4),
  47     FrameInfo(TargetFrameInfo::StackGrowsDown, 8/*16 for SSE*/, 4),
  48     JITInfo(*this) {
  49 }
  50
  51
  52 // addPassesToEmitAssembly - We currently use all of the same passes as the JIT
  53 // does to emit statically compiled machine code.
  54 bool X86TargetMachine::addPassesToEmitAssembly(PassManager &PM,
  55                                                std::ostream &Out) {
  56   // FIXME: Implement the switch instruction in the instruction selector!
  57   PM.add(createLowerSwitchPass());
  58
  59   // FIXME: Implement the invoke/unwind instructions!
  60   PM.add(createLowerInvokePass());
  61
  62   // FIXME: The code generator does not properly handle functions with
  63   // unreachable basic blocks.
  64   PM.add(createCFGSimplificationPass());
  65
  66   if (NoPatternISel)
  67     PM.add(createX86SimpleInstructionSelector(*this));
  68   else
  69     PM.add(createX86PatternInstructionSelector(*this));
  70
  71   // Run optional SSA-based machine code optimizations next...
  72   if (!NoSSAPeephole)
  73     PM.add(createX86SSAPeepholeOptimizerPass());
  74
  75   // Print the instruction selected machine code...
  76   if (PrintCode)
  77     PM.add(createMachineFunctionPrinterPass());
  78
  79   // Perform register allocation to convert to a concrete x86 representation
  80   PM.add(createRegisterAllocator());
  81
  82   if (PrintCode)
  83     PM.add(createMachineFunctionPrinterPass());
  84
  85   PM.add(createX86FloatingPointStackifierPass());
  86
  87   if (PrintCode)
  88     PM.add(createMachineFunctionPrinterPass());
  89
  90   // Insert prolog/epilog code.  Eliminate abstract frame index references...
  91   PM.add(createPrologEpilogCodeInserter());
  92
  93   PM.add(createX86PeepholeOptimizerPass());
  94
  95   if (PrintCode)  // Print the register-allocated code
  96     PM.add(createX86CodePrinterPass(std::cerr, *this));
  97
  98   PM.add(createX86CodePrinterPass(Out, *this));
  99
 100   // Delete machine code for this function
 101   PM.add(createMachineCodeDeleter());
 102
 103   return false; // success!
 104 }
 105
 106 /// addPassesToJITCompile - Add passes to the specified pass manager to
 107 /// implement a fast dynamic compiler for this target.  Return true if this is
 108 /// not supported for this target.
 109 ///
 110 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 111   // FIXME: Implement the switch instruction in the instruction selector!
 112   PM.add(createLowerSwitchPass());
 113
 114   // FIXME: Implement the invoke/unwind instructions!
 115   PM.add(createLowerInvokePass());
 116
 117   // FIXME: The code generator does not properly handle functions with
 118   // unreachable basic blocks.
 119   PM.add(createCFGSimplificationPass());
 120
 121   if (NoPatternISel)
 122     PM.add(createX86SimpleInstructionSelector(TM));
 123   else
 124     PM.add(createX86PatternInstructionSelector(TM));
 125
 126   // Run optional SSA-based machine code optimizations next...
 127   if (!NoSSAPeephole)
 128     PM.add(createX86SSAPeepholeOptimizerPass());
 129
 130   // FIXME: Add SSA based peephole optimizer here.
 131
 132   // Print the instruction selected machine code...
 133   if (PrintCode)
 134     PM.add(createMachineFunctionPrinterPass());
 135
 136   // Perform register allocation to convert to a concrete x86 representation
 137   PM.add(createRegisterAllocator());
 138
 139   if (PrintCode)
 140     PM.add(createMachineFunctionPrinterPass());
 141
 142   PM.add(createX86FloatingPointStackifierPass());
 143
 144   if (PrintCode)
 145     PM.add(createMachineFunctionPrinterPass());
 146
 147   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 148   PM.add(createPrologEpilogCodeInserter());
 149
 150   PM.add(createX86PeepholeOptimizerPass());
 151
 152   if (PrintCode)  // Print the register-allocated code
 153     PM.add(createX86CodePrinterPass(std::cerr, TM));
 154 }
 155