lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/CodeGen/IntrinsicLowering.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/Target/TargetMachineRegistry.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 #include "Support/CommandLine.h"
  25 #include "Support/Statistic.h"
  26 using namespace llvm;
  27
  28 namespace {
  29   cl::opt<bool> NoPatternISel("disable-pattern-isel", cl::init(true),
  30                         cl::desc("Use the 'simple' X86 instruction selector"));
  31   cl::opt<bool> NoSSAPeephole("disable-ssa-peephole", cl::init(true),
  32                         cl::desc("Disable the ssa-based peephole optimizer "
  33                                  "(defaults to disabled)"));
  34   cl::opt<bool> DisableOutput("disable-x86-llc-output", cl::Hidden,
  35                               cl::desc("Disable the X86 asm printer, for use "
  36                                        "when profiling the code generator."));
  37   cl::opt<bool> NoSimpleISel("disable-simple-isel", cl::init(true),
  38              cl::desc("Use the hand coded 'simple' X86 instruction selector"));
  39
  40   // Register the target.
  41   RegisterTarget<X86TargetMachine> X("x86", "  IA-32 (Pentium and above)");
  42 }
  43
  44 unsigned X86TargetMachine::getJITMatchQuality() {
  45 #if defined(i386) || defined(__i386__) || defined(__x86__)
  46   return 10;
  47 #else
  48   return 0;
  49 #endif
  50 }
  51
  52 unsigned X86TargetMachine::getModuleMatchQuality(const Module &M) {
  53   if (M.getEndianness()  == Module::LittleEndian &&
  54       M.getPointerSize() == Module::Pointer32)
  55     return 10;                                   // Direct match
  56   else if (M.getEndianness() != Module::AnyEndianness ||
  57            M.getPointerSize() != Module::AnyPointerSize)
  58     return 0;                                    // Match for some other target
  59
  60   return getJITMatchQuality()/2;
  61 }
  62
  63 /// X86TargetMachine ctor - Create an ILP32 architecture model
  64 ///
  65 X86TargetMachine::X86TargetMachine(const Module &M, IntrinsicLowering *IL)
  66   : TargetMachine("X86", IL, true, 4, 4, 4, 4, 4),
  67     FrameInfo(TargetFrameInfo::StackGrowsDown, 8/*16 for SSE*/, -4),
  68     JITInfo(*this) {
  69 }
  70
  71
  72 // addPassesToEmitAssembly - We currently use all of the same passes as the JIT
  73 // does to emit statically compiled machine code.
  74 bool X86TargetMachine::addPassesToEmitAssembly(PassManager &PM,
  75                                                std::ostream &Out) {
  76   // FIXME: Implement efficient support for garbage collection intrinsics.
  77   PM.add(createLowerGCPass());
  78
  79   // FIXME: Implement the invoke/unwind instructions!
  80   PM.add(createLowerInvokePass());
  81
  82   // FIXME: Implement the switch instruction in the instruction selector!
  83   PM.add(createLowerSwitchPass());
  84
  85   // Make sure that no unreachable blocks are instruction selected.
  86   PM.add(createUnreachableBlockEliminationPass());
  87
  88   if (NoPatternISel && NoSimpleISel)
  89     PM.add(createX86SimpleInstructionSelector(*this));
  90   else if (NoPatternISel)
  91     PM.add(createX86ReallySimpleInstructionSelector(*this));
  92   else
  93     PM.add(createX86PatternInstructionSelector(*this));
  94
  95   // Run optional SSA-based machine code optimizations next...
  96   if (!NoSSAPeephole)
  97     PM.add(createX86SSAPeepholeOptimizerPass());
  98
  99   // Print the instruction selected machine code...
 100   if (PrintMachineCode)
 101     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 102
 103   // Perform register allocation to convert to a concrete x86 representation
 104   PM.add(createRegisterAllocator());
 105
 106   if (PrintMachineCode)
 107     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 108
 109   PM.add(createX86FloatingPointStackifierPass());
 110
 111   if (PrintMachineCode)
 112     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 113
 114   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 115   PM.add(createPrologEpilogCodeInserter());
 116
 117   PM.add(createX86PeepholeOptimizerPass());
 118
 119   if (PrintMachineCode)  // Print the register-allocated code
 120     PM.add(createX86CodePrinterPass(std::cerr, *this));
 121
 122   if (!DisableOutput)
 123     PM.add(createX86CodePrinterPass(Out, *this));
 124
 125   // Delete machine code for this function
 126   PM.add(createMachineCodeDeleter());
 127
 128   return false; // success!
 129 }
 130
 131 /// addPassesToJITCompile - Add passes to the specified pass manager to
 132 /// implement a fast dynamic compiler for this target.  Return true if this is
 133 /// not supported for this target.
 134 ///
 135 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 136   // FIXME: Implement efficient support for garbage collection intrinsics.
 137   PM.add(createLowerGCPass());
 138
 139   // FIXME: Implement the invoke/unwind instructions!
 140   PM.add(createLowerInvokePass());
 141
 142   // FIXME: Implement the switch instruction in the instruction selector!
 143   PM.add(createLowerSwitchPass());
 144
 145   // Make sure that no unreachable blocks are instruction selected.
 146   PM.add(createUnreachableBlockEliminationPass());
 147
 148   if (NoPatternISel)
 149     PM.add(createX86SimpleInstructionSelector(TM));
 150   else
 151     PM.add(createX86PatternInstructionSelector(TM));
 152
 153   // Run optional SSA-based machine code optimizations next...
 154   if (!NoSSAPeephole)
 155     PM.add(createX86SSAPeepholeOptimizerPass());
 156
 157   // FIXME: Add SSA based peephole optimizer here.
 158
 159   // Print the instruction selected machine code...
 160   if (PrintMachineCode)
 161     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 162
 163   // Perform register allocation to convert to a concrete x86 representation
 164   PM.add(createRegisterAllocator());
 165
 166   if (PrintMachineCode)
 167     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 168
 169   PM.add(createX86FloatingPointStackifierPass());
 170
 171   if (PrintMachineCode)
 172     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 173
 174   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 175   PM.add(createPrologEpilogCodeInserter());
 176
 177   PM.add(createX86PeepholeOptimizerPass());
 178
 179   if (PrintMachineCode)  // Print the register-allocated code
 180     PM.add(createX86CodePrinterPass(std::cerr, TM));
 181 }
 182