lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/CodeGen/IntrinsicLowering.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/Target/TargetMachineRegistry.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 #include "llvm/Support/CommandLine.h"
  25 #include "llvm/ADT/Statistic.h"
  26 using namespace llvm;
  27
  28 X86VectorEnum llvm::X86Vector = NoSSE;
  29
  30 /// X86TargetMachineModule - Note that this is used on hosts that cannot link
  31 /// in a library unless there are references into the library.  In particular,
  32 /// it seems that it is not possible to get things to work on Win32 without
  33 /// this.  Though it is unused, do not remove it.
  34 extern "C" int X86TargetMachineModule;
  35 int X86TargetMachineModule = 0;
  36
  37 namespace {
  38   cl::opt<bool> NoSSAPeephole("disable-ssa-peephole", cl::init(true),
  39                         cl::desc("Disable the ssa-based peephole optimizer "
  40                                  "(defaults to disabled)"));
  41   cl::opt<bool> DisableOutput("disable-x86-llc-output", cl::Hidden,
  42                               cl::desc("Disable the X86 asm printer, for use "
  43                                        "when profiling the code generator."));
  44
  45 #if 0
  46   // FIXME: This should eventually be handled with target triples and
  47   // subtarget support!
  48   cl::opt<X86VectorEnum, true>
  49   SSEArg(
  50     cl::desc("Enable SSE support in the X86 target:"),
  51     cl::values(
  52        clEnumValN(SSE,  "sse", "  Enable SSE support"),
  53        clEnumValN(SSE2, "sse2", "  Enable SSE and SSE2 support"),
  54        clEnumValN(SSE3, "sse3", "  Enable SSE, SSE2, and SSE3 support"),
  55        clEnumValEnd),
  56     cl::location(X86Vector), cl::init(NoSSE));
  57 #endif
  58
  59   // Register the target.
  60   RegisterTarget<X86TargetMachine> X("x86", "  IA-32 (Pentium and above)");
  61 }
  62
  63 unsigned X86TargetMachine::getJITMatchQuality() {
  64 #if defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  65   return 10;
  66 #else
  67   return 0;
  68 #endif
  69 }
  70
  71 unsigned X86TargetMachine::getModuleMatchQuality(const Module &M) {
  72   // We strongly match "i[3-9]86-*".
  73   std::string TT = M.getTargetTriple();
  74   if (TT.size() >= 5 && TT[0] == 'i' && TT[2] == '8' && TT[3] == '6' &&
  75       TT[4] == '-' && TT[1] - '3' < 6)
  76     return 20;
  77
  78   if (M.getEndianness()  == Module::LittleEndian &&
  79       M.getPointerSize() == Module::Pointer32)
  80     return 10;                                   // Weak match
  81   else if (M.getEndianness() != Module::AnyEndianness ||
  82            M.getPointerSize() != Module::AnyPointerSize)
  83     return 0;                                    // Match for some other target
  84
  85   return getJITMatchQuality()/2;
  86 }
  87
  88 /// X86TargetMachine ctor - Create an ILP32 architecture model
  89 ///
  90 X86TargetMachine::X86TargetMachine(const Module &M, IntrinsicLowering *IL)
  91   : TargetMachine("X86", IL, true, 4, 4, 4, 4, 4),
  92     FrameInfo(TargetFrameInfo::StackGrowsDown, 8, -4),
  93     JITInfo(*this) {
  94 }
  95
  96
  97 // addPassesToEmitAssembly - We currently use all of the same passes as the JIT
  98 // does to emit statically compiled machine code.
  99 bool X86TargetMachine::addPassesToEmitAssembly(PassManager &PM,
 100                                                std::ostream &Out) {
 101   // FIXME: Implement efficient support for garbage collection intrinsics.
 102   PM.add(createLowerGCPass());
 103
 104   // FIXME: Implement the invoke/unwind instructions!
 105   PM.add(createLowerInvokePass());
 106
 107   // FIXME: Implement the switch instruction in the instruction selector!
 108   PM.add(createLowerSwitchPass());
 109
 110   // Make sure that no unreachable blocks are instruction selected.
 111   PM.add(createUnreachableBlockEliminationPass());
 112
 113   PM.add(createX86SimpleInstructionSelector(*this));
 114
 115   // Run optional SSA-based machine code optimizations next...
 116   if (!NoSSAPeephole)
 117     PM.add(createX86SSAPeepholeOptimizerPass());
 118
 119   // Print the instruction selected machine code...
 120   if (PrintMachineCode)
 121     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 122
 123   // Perform register allocation to convert to a concrete x86 representation
 124   PM.add(createRegisterAllocator());
 125
 126   if (PrintMachineCode)
 127     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 128
 129   PM.add(createX86FloatingPointStackifierPass());
 130
 131   if (PrintMachineCode)
 132     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 133
 134   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 135   PM.add(createPrologEpilogCodeInserter());
 136
 137   PM.add(createX86PeepholeOptimizerPass());
 138
 139   if (PrintMachineCode)  // Print the register-allocated code
 140     PM.add(createX86CodePrinterPass(std::cerr, *this));
 141
 142   if (!DisableOutput)
 143     PM.add(createX86CodePrinterPass(Out, *this));
 144
 145   // Delete machine code for this function
 146   PM.add(createMachineCodeDeleter());
 147
 148   return false; // success!
 149 }
 150
 151 /// addPassesToJITCompile - Add passes to the specified pass manager to
 152 /// implement a fast dynamic compiler for this target.  Return true if this is
 153 /// not supported for this target.
 154 ///
 155 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 156   // FIXME: Implement efficient support for garbage collection intrinsics.
 157   PM.add(createLowerGCPass());
 158
 159   // FIXME: Implement the invoke/unwind instructions!
 160   PM.add(createLowerInvokePass());
 161
 162   // FIXME: Implement the switch instruction in the instruction selector!
 163   PM.add(createLowerSwitchPass());
 164
 165   // Make sure that no unreachable blocks are instruction selected.
 166   PM.add(createUnreachableBlockEliminationPass());
 167
 168   PM.add(createX86SimpleInstructionSelector(TM));
 169
 170   // Run optional SSA-based machine code optimizations next...
 171   if (!NoSSAPeephole)
 172     PM.add(createX86SSAPeepholeOptimizerPass());
 173
 174   // FIXME: Add SSA based peephole optimizer here.
 175
 176   // Print the instruction selected machine code...
 177   if (PrintMachineCode)
 178     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 179
 180   // Perform register allocation to convert to a concrete x86 representation
 181   PM.add(createRegisterAllocator());
 182
 183   if (PrintMachineCode)
 184     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 185
 186   PM.add(createX86FloatingPointStackifierPass());
 187
 188   if (PrintMachineCode)
 189     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 190
 191   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 192   PM.add(createPrologEpilogCodeInserter());
 193
 194   PM.add(createX86PeepholeOptimizerPass());
 195
 196   if (PrintMachineCode)  // Print the register-allocated code
 197     PM.add(createX86CodePrinterPass(std::cerr, TM));
 198 }
 199