sound/soc/atmel/atmel_ssc_dai.c

   1 /*
   2  * atmel_ssc_dai.c  --  ALSA SoC ATMEL SSC Audio Layer Platform driver
   3  *
   4  * Copyright (C) 2005 SAN People
   5  * Copyright (C) 2008 Atmel
   6  *
   7  * Author: Sedji Gaouaou <sedji.gaouaou@atmel.com>
   8  *         ATMEL CORP.
   9  *
  10  * Based on at91-ssc.c by
  11  * Frank Mandarino <fmandarino@endrelia.com>
  12  * Based on pxa2xx Platform drivers by
  13  * Liam Girdwood <lrg@slimlogic.co.uk>
  14  *
  15  * This program is free software; you can redistribute it and/or modify
  16  * it under the terms of the GNU General Public License as published by
  17  * the Free Software Foundation; either version 2 of the License, or
  18  * (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  28  */
  29
  30 #include <linux/init.h>
  31 #include <linux/module.h>
  32 #include <linux/interrupt.h>
  33 #include <linux/device.h>
  34 #include <linux/delay.h>
  35 #include <linux/clk.h>
  36 #include <linux/atmel_pdc.h>
  37
  38 #include <linux/atmel-ssc.h>
  39 #include <sound/core.h>
  40 #include <sound/pcm.h>
  41 #include <sound/pcm_params.h>
  42 #include <sound/initval.h>
  43 #include <sound/soc.h>
  44
  45 #include "atmel-pcm.h"
  46 #include "atmel_ssc_dai.h"
  47
  48
  49 #define NUM_SSC_DEVICES         3
  50
  51 /*
  52  * SSC PDC registers required by the PCM DMA engine.
  53  */
  54 static struct atmel_pdc_regs pdc_tx_reg = {
  55         .xpr            = ATMEL_PDC_TPR,
  56         .xcr            = ATMEL_PDC_TCR,
  57         .xnpr           = ATMEL_PDC_TNPR,
  58         .xncr           = ATMEL_PDC_TNCR,
  59 };
  60
  61 static struct atmel_pdc_regs pdc_rx_reg = {
  62         .xpr            = ATMEL_PDC_RPR,
  63         .xcr            = ATMEL_PDC_RCR,
  64         .xnpr           = ATMEL_PDC_RNPR,
  65         .xncr           = ATMEL_PDC_RNCR,
  66 };
  67
  68 /*
  69  * SSC & PDC status bits for transmit and receive.
  70  */
  71 static struct atmel_ssc_mask ssc_tx_mask = {
  72         .ssc_enable     = SSC_BIT(CR_TXEN),
  73         .ssc_disable    = SSC_BIT(CR_TXDIS),
  74         .ssc_endx       = SSC_BIT(SR_ENDTX),
  75         .ssc_endbuf     = SSC_BIT(SR_TXBUFE),
  76         .pdc_enable     = ATMEL_PDC_TXTEN,
  77         .pdc_disable    = ATMEL_PDC_TXTDIS,
  78 };
  79
  80 static struct atmel_ssc_mask ssc_rx_mask = {
  81         .ssc_enable     = SSC_BIT(CR_RXEN),
  82         .ssc_disable    = SSC_BIT(CR_RXDIS),
  83         .ssc_endx       = SSC_BIT(SR_ENDRX),
  84         .ssc_endbuf     = SSC_BIT(SR_RXBUFF),
  85         .pdc_enable     = ATMEL_PDC_RXTEN,
  86         .pdc_disable    = ATMEL_PDC_RXTDIS,
  87 };
  88
  89
  90 /*
  91  * DMA parameters.
  92  */
  93 static struct atmel_pcm_dma_params ssc_dma_params[NUM_SSC_DEVICES][2] = {
  94         {{
  95         .name           = "SSC0 PCM out",
  96         .pdc            = &pdc_tx_reg,
  97         .mask           = &ssc_tx_mask,
  98         },
  99         {
 100         .name           = "SSC0 PCM in",
 101         .pdc            = &pdc_rx_reg,
 102         .mask           = &ssc_rx_mask,
 103         } },
 104         {{
 105         .name           = "SSC1 PCM out",
 106         .pdc            = &pdc_tx_reg,
 107         .mask           = &ssc_tx_mask,
 108         },
 109         {
 110         .name           = "SSC1 PCM in",
 111         .pdc            = &pdc_rx_reg,
 112         .mask           = &ssc_rx_mask,
 113         } },
 114         {{
 115         .name           = "SSC2 PCM out",
 116         .pdc            = &pdc_tx_reg,
 117         .mask           = &ssc_tx_mask,
 118         },
 119         {
 120         .name           = "SSC2 PCM in",
 121         .pdc            = &pdc_rx_reg,
 122         .mask           = &ssc_rx_mask,
 123         } },
 124 };
 125
 126
 127 static struct atmel_ssc_info ssc_info[NUM_SSC_DEVICES] = {
 128         {
 129         .name           = "ssc0",
 130         .lock           = __SPIN_LOCK_UNLOCKED(ssc_info[0].lock),
 131         .dir_mask       = SSC_DIR_MASK_UNUSED,
 132         .initialized    = 0,
 133         },
 134         {
 135         .name           = "ssc1",
 136         .lock           = __SPIN_LOCK_UNLOCKED(ssc_info[1].lock),
 137         .dir_mask       = SSC_DIR_MASK_UNUSED,
 138         .initialized    = 0,
 139         },
 140         {
 141         .name           = "ssc2",
 142         .lock           = __SPIN_LOCK_UNLOCKED(ssc_info[2].lock),
 143         .dir_mask       = SSC_DIR_MASK_UNUSED,
 144         .initialized    = 0,
 145         },
 146 };
 147
 148
 149 /*
 150  * SSC interrupt handler.  Passes PDC interrupts to the DMA
 151  * interrupt handler in the PCM driver.
 152  */
 153 static irqreturn_t atmel_ssc_interrupt(int irq, void *dev_id)
 154 {
 155         struct atmel_ssc_info *ssc_p = dev_id;
 156         struct atmel_pcm_dma_params *dma_params;
 157         u32 ssc_sr;
 158         u32 ssc_substream_mask;
 159         int i;
 160
 161         ssc_sr = (unsigned long)ssc_readl(ssc_p->ssc->regs, SR)
 162                         & (unsigned long)ssc_readl(ssc_p->ssc->regs, IMR);
 163
 164         /*
 165          * Loop through the substreams attached to this SSC.  If
 166          * a DMA-related interrupt occurred on that substream, call
 167          * the DMA interrupt handler function, if one has been
 168          * registered in the dma_params structure by the PCM driver.
 169          */
 170         for (i = 0; i < ARRAY_SIZE(ssc_p->dma_params); i++) {
 171                 dma_params = ssc_p->dma_params[i];
 172
 173                 if ((dma_params != NULL) &&
 174                         (dma_params->dma_intr_handler != NULL)) {
 175                         ssc_substream_mask = (dma_params->mask->ssc_endx |
 176                                         dma_params->mask->ssc_endbuf);
 177                         if (ssc_sr & ssc_substream_mask) {
 178                                 dma_params->dma_intr_handler(ssc_sr,
 179                                                 dma_params->
 180                                                 substream);
 181                         }
 182                 }
 183         }
 184
 185         return IRQ_HANDLED;
 186 }
 187
 188
 189 /*-------------------------------------------------------------------------*\
 190  * DAI functions
 191 \*-------------------------------------------------------------------------*/
 192 /*
 193  * Startup.  Only that one substream allowed in each direction.
 194  */
 195 static int atmel_ssc_startup(struct snd_pcm_substream *substream,
 196                              struct snd_soc_dai *dai)
 197 {
 198         struct atmel_ssc_info *ssc_p = &ssc_info[dai->id];
 199         struct atmel_pcm_dma_params *dma_params;
 200         int dir, dir_mask;
 201
 202         pr_debug("atmel_ssc_startup: SSC_SR=0x%u\n",
 203                 ssc_readl(ssc_p->ssc->regs, SR));
 204
 205         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK) {
 206                 dir = 0;
 207                 dir_mask = SSC_DIR_MASK_PLAYBACK;
 208         } else {
 209                 dir = 1;
 210                 dir_mask = SSC_DIR_MASK_CAPTURE;
 211         }
 212
 213         dma_params = &ssc_dma_params[dai->id][dir];
 214         dma_params->ssc = ssc_p->ssc;
 215         dma_params->substream = substream;
 216
 217         ssc_p->dma_params[dir] = dma_params;
 218
 219         snd_soc_dai_set_dma_data(dai, substream, dma_params);
 220
 221         spin_lock_irq(&ssc_p->lock);
 222         if (ssc_p->dir_mask & dir_mask) {
 223                 spin_unlock_irq(&ssc_p->lock);
 224                 return -EBUSY;
 225         }
 226         ssc_p->dir_mask |= dir_mask;
 227         spin_unlock_irq(&ssc_p->lock);
 228
 229         return 0;
 230 }
 231
 232 /*
 233  * Shutdown.  Clear DMA parameters and shutdown the SSC if there
 234  * are no other substreams open.
 235  */
 236 static void atmel_ssc_shutdown(struct snd_pcm_substream *substream,
 237                                struct snd_soc_dai *dai)
 238 {
 239         struct atmel_ssc_info *ssc_p = &ssc_info[dai->id];
 240         struct atmel_pcm_dma_params *dma_params;
 241         int dir, dir_mask;
 242
 243         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 244                 dir = 0;
 245         else
 246                 dir = 1;
 247
 248         dma_params = ssc_p->dma_params[dir];
 249
 250         if (dma_params != NULL) {
 251                 ssc_writel(ssc_p->ssc->regs, CR, dma_params->mask->ssc_disable);
 252                 pr_debug("atmel_ssc_shutdown: %s disabled SSC_SR=0x%08x\n",
 253                         (dir ? "receive" : "transmit"),
 254                         ssc_readl(ssc_p->ssc->regs, SR));
 255
 256                 dma_params->ssc = NULL;
 257                 dma_params->substream = NULL;
 258                 ssc_p->dma_params[dir] = NULL;
 259         }
 260
 261         dir_mask = 1 << dir;
 262
 263         spin_lock_irq(&ssc_p->lock);
 264         ssc_p->dir_mask &= ~dir_mask;
 265         if (!ssc_p->dir_mask) {
 266                 if (ssc_p->initialized) {
 267                         /* Shutdown the SSC clock. */
 268                         pr_debug("atmel_ssc_dau: Stopping clock\n");
 269                         clk_disable(ssc_p->ssc->clk);
 270
 271                         free_irq(ssc_p->ssc->irq, ssc_p);
 272                         ssc_p->initialized = 0;
 273                 }
 274
 275                 /* Reset the SSC */
 276                 ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_SWRST));
 277                 /* Clear the SSC dividers */
 278                 ssc_p->cmr_div = ssc_p->tcmr_period = ssc_p->rcmr_period = 0;
 279         }
 280         spin_unlock_irq(&ssc_p->lock);
 281 }
 282
 283
 284 /*
 285  * Record the DAI format for use in hw_params().
 286  */
 287 static int atmel_ssc_set_dai_fmt(struct snd_soc_dai *cpu_dai,
 288                 unsigned int fmt)
 289 {
 290         struct atmel_ssc_info *ssc_p = &ssc_info[cpu_dai->id];
 291
 292         ssc_p->daifmt = fmt;
 293         return 0;
 294 }
 295
 296 /*
 297  * Record SSC clock dividers for use in hw_params().
 298  */
 299 static int atmel_ssc_set_dai_clkdiv(struct snd_soc_dai *cpu_dai,
 300         int div_id, int div)
 301 {
 302         struct atmel_ssc_info *ssc_p = &ssc_info[cpu_dai->id];
 303
 304         switch (div_id) {
 305         case ATMEL_SSC_CMR_DIV:
 306                 /*
 307                  * The same master clock divider is used for both
 308                  * transmit and receive, so if a value has already
 309                  * been set, it must match this value.
 310                  */
 311                 if (ssc_p->cmr_div == 0)
 312                         ssc_p->cmr_div = div;
 313                 else
 314                         if (div != ssc_p->cmr_div)
 315                                 return -EBUSY;
 316                 break;
 317
 318         case ATMEL_SSC_TCMR_PERIOD:
 319                 ssc_p->tcmr_period = div;
 320                 break;
 321
 322         case ATMEL_SSC_RCMR_PERIOD:
 323                 ssc_p->rcmr_period = div;
 324                 break;
 325
 326         default:
 327                 return -EINVAL;
 328         }
 329
 330         return 0;
 331 }
 332
 333 /*
 334  * Configure the SSC.
 335  */
 336 static int atmel_ssc_hw_params(struct snd_pcm_substream *substream,
 337         struct snd_pcm_hw_params *params,
 338         struct snd_soc_dai *dai)
 339 {
 340         int id = dai->id;
 341         struct atmel_ssc_info *ssc_p = &ssc_info[id];
 342         struct atmel_pcm_dma_params *dma_params;
 343         int dir, channels, bits;
 344         u32 tfmr, rfmr, tcmr, rcmr;
 345         int start_event;
 346         int ret;
 347
 348         /*
 349          * Currently, there is only one set of dma params for
 350          * each direction.  If more are added, this code will
 351          * have to be changed to select the proper set.
 352          */
 353         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 354                 dir = 0;
 355         else
 356                 dir = 1;
 357
 358         dma_params = ssc_p->dma_params[dir];
 359
 360         channels = params_channels(params);
 361
 362         /*
 363          * Determine sample size in bits and the PDC increment.
 364          */
 365         switch (params_format(params)) {
 366         case SNDRV_PCM_FORMAT_S8:
 367                 bits = 8;
 368                 dma_params->pdc_xfer_size = 1;
 369                 break;
 370         case SNDRV_PCM_FORMAT_S16_LE:
 371                 bits = 16;
 372                 dma_params->pdc_xfer_size = 2;
 373                 break;
 374         case SNDRV_PCM_FORMAT_S24_LE:
 375                 bits = 24;
 376                 dma_params->pdc_xfer_size = 4;
 377                 break;
 378         case SNDRV_PCM_FORMAT_S32_LE:
 379                 bits = 32;
 380                 dma_params->pdc_xfer_size = 4;
 381                 break;
 382         default:
 383                 printk(KERN_WARNING "atmel_ssc_dai: unsupported PCM format");
 384                 return -EINVAL;
 385         }
 386
 387         /*
 388          * The SSC only supports up to 16-bit samples in I2S format, due
 389          * to the size of the Frame Mode Register FSLEN field.
 390          */
 391         if ((ssc_p->daifmt & SND_SOC_DAIFMT_FORMAT_MASK) == SND_SOC_DAIFMT_I2S
 392                 && bits > 16) {
 393                 printk(KERN_WARNING
 394                                 "atmel_ssc_dai: sample size %d "
 395                                 "is too large for I2S\n", bits);
 396                 return -EINVAL;
 397         }
 398
 399         /*
 400          * Compute SSC register settings.
 401          */
 402         switch (ssc_p->daifmt
 403                 & (SND_SOC_DAIFMT_FORMAT_MASK | SND_SOC_DAIFMT_MASTER_MASK)) {
 404
 405         case SND_SOC_DAIFMT_I2S | SND_SOC_DAIFMT_CBS_CFS:
 406                 /*
 407                  * I2S format, SSC provides BCLK and LRC clocks.
 408                  *
 409                  * The SSC transmit and receive clocks are generated
 410                  * from the MCK divider, and the BCLK signal
 411                  * is output on the SSC TK line.
 412                  */
 413                 rcmr =    SSC_BF(RCMR_PERIOD, ssc_p->rcmr_period)
 414                         | SSC_BF(RCMR_STTDLY, START_DELAY)
 415                         | SSC_BF(RCMR_START, SSC_START_FALLING_RF)
 416                         | SSC_BF(RCMR_CKI, SSC_CKI_RISING)
 417                         | SSC_BF(RCMR_CKO, SSC_CKO_NONE)
 418                         | SSC_BF(RCMR_CKS, SSC_CKS_DIV);
 419
 420                 rfmr =    SSC_BF(RFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 421                         | SSC_BF(RFMR_FSOS, SSC_FSOS_NEGATIVE)
 422                         | SSC_BF(RFMR_FSLEN, (bits - 1))
 423                         | SSC_BF(RFMR_DATNB, (channels - 1))
 424                         | SSC_BIT(RFMR_MSBF)
 425                         | SSC_BF(RFMR_LOOP, 0)
 426                         | SSC_BF(RFMR_DATLEN, (bits - 1));
 427
 428                 tcmr =    SSC_BF(TCMR_PERIOD, ssc_p->tcmr_period)
 429                         | SSC_BF(TCMR_STTDLY, START_DELAY)
 430                         | SSC_BF(TCMR_START, SSC_START_FALLING_RF)
 431                         | SSC_BF(TCMR_CKI, SSC_CKI_FALLING)
 432                         | SSC_BF(TCMR_CKO, SSC_CKO_CONTINUOUS)
 433                         | SSC_BF(TCMR_CKS, SSC_CKS_DIV);
 434
 435                 tfmr =    SSC_BF(TFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 436                         | SSC_BF(TFMR_FSDEN, 0)
 437                         | SSC_BF(TFMR_FSOS, SSC_FSOS_NEGATIVE)
 438                         | SSC_BF(TFMR_FSLEN, (bits - 1))
 439                         | SSC_BF(TFMR_DATNB, (channels - 1))
 440                         | SSC_BIT(TFMR_MSBF)
 441                         | SSC_BF(TFMR_DATDEF, 0)
 442                         | SSC_BF(TFMR_DATLEN, (bits - 1));
 443                 break;
 444
 445         case SND_SOC_DAIFMT_I2S | SND_SOC_DAIFMT_CBM_CFM:
 446                 /*
 447                  * I2S format, CODEC supplies BCLK and LRC clocks.
 448                  *
 449                  * The SSC transmit clock is obtained from the BCLK signal on
 450                  * on the TK line, and the SSC receive clock is
 451                  * generated from the transmit clock.
 452                  *
 453                  *  For single channel data, one sample is transferred
 454                  * on the falling edge of the LRC clock.
 455                  * For two channel data, one sample is
 456                  * transferred on both edges of the LRC clock.
 457                  */
 458                 start_event = ((channels == 1)
 459                                 ? SSC_START_FALLING_RF
 460                                 : SSC_START_EDGE_RF);
 461
 462                 rcmr =    SSC_BF(RCMR_PERIOD, 0)
 463                         | SSC_BF(RCMR_STTDLY, START_DELAY)
 464                         | SSC_BF(RCMR_START, start_event)
 465                         | SSC_BF(RCMR_CKI, SSC_CKI_RISING)
 466                         | SSC_BF(RCMR_CKO, SSC_CKO_NONE)
 467                         | SSC_BF(RCMR_CKS, SSC_CKS_CLOCK);
 468
 469                 rfmr =    SSC_BF(RFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 470                         | SSC_BF(RFMR_FSOS, SSC_FSOS_NONE)
 471                         | SSC_BF(RFMR_FSLEN, 0)
 472                         | SSC_BF(RFMR_DATNB, 0)
 473                         | SSC_BIT(RFMR_MSBF)
 474                         | SSC_BF(RFMR_LOOP, 0)
 475                         | SSC_BF(RFMR_DATLEN, (bits - 1));
 476
 477                 tcmr =    SSC_BF(TCMR_PERIOD, 0)
 478                         | SSC_BF(TCMR_STTDLY, START_DELAY)
 479                         | SSC_BF(TCMR_START, start_event)
 480                         | SSC_BF(TCMR_CKI, SSC_CKI_FALLING)
 481                         | SSC_BF(TCMR_CKO, SSC_CKO_NONE)
 482                         | SSC_BF(TCMR_CKS, SSC_CKS_PIN);
 483
 484                 tfmr =    SSC_BF(TFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 485                         | SSC_BF(TFMR_FSDEN, 0)
 486                         | SSC_BF(TFMR_FSOS, SSC_FSOS_NONE)
 487                         | SSC_BF(TFMR_FSLEN, 0)
 488                         | SSC_BF(TFMR_DATNB, 0)
 489                         | SSC_BIT(TFMR_MSBF)
 490                         | SSC_BF(TFMR_DATDEF, 0)
 491                         | SSC_BF(TFMR_DATLEN, (bits - 1));
 492                 break;
 493
 494         case SND_SOC_DAIFMT_DSP_A | SND_SOC_DAIFMT_CBS_CFS:
 495                 /*
 496                  * DSP/PCM Mode A format, SSC provides BCLK and LRC clocks.
 497                  *
 498                  * The SSC transmit and receive clocks are generated from the
 499                  * MCK divider, and the BCLK signal is output
 500                  * on the SSC TK line.
 501                  */
 502                 rcmr =    SSC_BF(RCMR_PERIOD, ssc_p->rcmr_period)
 503                         | SSC_BF(RCMR_STTDLY, 1)
 504                         | SSC_BF(RCMR_START, SSC_START_RISING_RF)
 505                         | SSC_BF(RCMR_CKI, SSC_CKI_RISING)
 506                         | SSC_BF(RCMR_CKO, SSC_CKO_NONE)
 507                         | SSC_BF(RCMR_CKS, SSC_CKS_DIV);
 508
 509                 rfmr =    SSC_BF(RFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 510                         | SSC_BF(RFMR_FSOS, SSC_FSOS_POSITIVE)
 511                         | SSC_BF(RFMR_FSLEN, 0)
 512                         | SSC_BF(RFMR_DATNB, (channels - 1))
 513                         | SSC_BIT(RFMR_MSBF)
 514                         | SSC_BF(RFMR_LOOP, 0)
 515                         | SSC_BF(RFMR_DATLEN, (bits - 1));
 516
 517                 tcmr =    SSC_BF(TCMR_PERIOD, ssc_p->tcmr_period)
 518                         | SSC_BF(TCMR_STTDLY, 1)
 519                         | SSC_BF(TCMR_START, SSC_START_RISING_RF)
 520                         | SSC_BF(TCMR_CKI, SSC_CKI_RISING)
 521                         | SSC_BF(TCMR_CKO, SSC_CKO_CONTINUOUS)
 522                         | SSC_BF(TCMR_CKS, SSC_CKS_DIV);
 523
 524                 tfmr =    SSC_BF(TFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 525                         | SSC_BF(TFMR_FSDEN, 0)
 526                         | SSC_BF(TFMR_FSOS, SSC_FSOS_POSITIVE)
 527                         | SSC_BF(TFMR_FSLEN, 0)
 528                         | SSC_BF(TFMR_DATNB, (channels - 1))
 529                         | SSC_BIT(TFMR_MSBF)
 530                         | SSC_BF(TFMR_DATDEF, 0)
 531                         | SSC_BF(TFMR_DATLEN, (bits - 1));
 532                 break;
 533
 534         case SND_SOC_DAIFMT_DSP_A | SND_SOC_DAIFMT_CBM_CFM:
 535                 /*
 536                  * DSP/PCM Mode A format, CODEC supplies BCLK and LRC clocks.
 537                  *
 538                  * The SSC transmit clock is obtained from the BCLK signal on
 539                  * on the TK line, and the SSC receive clock is
 540                  * generated from the transmit clock.
 541                  *
 542                  * Data is transferred on first BCLK after LRC pulse rising
 543                  * edge.If stereo, the right channel data is contiguous with
 544                  * the left channel data.
 545                  */
 546                 rcmr =    SSC_BF(RCMR_PERIOD, 0)
 547                         | SSC_BF(RCMR_STTDLY, START_DELAY)
 548                         | SSC_BF(RCMR_START, SSC_START_RISING_RF)
 549                         | SSC_BF(RCMR_CKI, SSC_CKI_RISING)
 550                         | SSC_BF(RCMR_CKO, SSC_CKO_NONE)
 551                         | SSC_BF(RCMR_CKS, SSC_CKS_PIN);
 552
 553                 rfmr =    SSC_BF(RFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 554                         | SSC_BF(RFMR_FSOS, SSC_FSOS_NONE)
 555                         | SSC_BF(RFMR_FSLEN, 0)
 556                         | SSC_BF(RFMR_DATNB, (channels - 1))
 557                         | SSC_BIT(RFMR_MSBF)
 558                         | SSC_BF(RFMR_LOOP, 0)
 559                         | SSC_BF(RFMR_DATLEN, (bits - 1));
 560
 561                 tcmr =    SSC_BF(TCMR_PERIOD, 0)
 562                         | SSC_BF(TCMR_STTDLY, START_DELAY)
 563                         | SSC_BF(TCMR_START, SSC_START_RISING_RF)
 564                         | SSC_BF(TCMR_CKI, SSC_CKI_FALLING)
 565                         | SSC_BF(TCMR_CKO, SSC_CKO_NONE)
 566                         | SSC_BF(TCMR_CKS, SSC_CKS_PIN);
 567
 568                 tfmr =    SSC_BF(TFMR_FSEDGE, SSC_FSEDGE_POSITIVE)
 569                         | SSC_BF(TFMR_FSDEN, 0)
 570                         | SSC_BF(TFMR_FSOS, SSC_FSOS_NONE)
 571                         | SSC_BF(TFMR_FSLEN, 0)
 572                         | SSC_BF(TFMR_DATNB, (channels - 1))
 573                         | SSC_BIT(TFMR_MSBF)
 574                         | SSC_BF(TFMR_DATDEF, 0)
 575                         | SSC_BF(TFMR_DATLEN, (bits - 1));
 576                 break;
 577
 578         default:
 579                 printk(KERN_WARNING "atmel_ssc_dai: unsupported DAI format 0x%x\n",
 580                         ssc_p->daifmt);
 581                 return -EINVAL;
 582         }
 583         pr_debug("atmel_ssc_hw_params: "
 584                         "RCMR=%08x RFMR=%08x TCMR=%08x TFMR=%08x\n",
 585                         rcmr, rfmr, tcmr, tfmr);
 586
 587         if (!ssc_p->initialized) {
 588
 589                 /* Enable PMC peripheral clock for this SSC */
 590                 pr_debug("atmel_ssc_dai: Starting clock\n");
 591                 clk_enable(ssc_p->ssc->clk);
 592
 593                 /* Reset the SSC and its PDC registers */
 594                 ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_SWRST));
 595
 596                 ssc_writel(ssc_p->ssc->regs, PDC_RPR, 0);
 597                 ssc_writel(ssc_p->ssc->regs, PDC_RCR, 0);
 598                 ssc_writel(ssc_p->ssc->regs, PDC_RNPR, 0);
 599                 ssc_writel(ssc_p->ssc->regs, PDC_RNCR, 0);
 600
 601                 ssc_writel(ssc_p->ssc->regs, PDC_TPR, 0);
 602                 ssc_writel(ssc_p->ssc->regs, PDC_TCR, 0);
 603                 ssc_writel(ssc_p->ssc->regs, PDC_TNPR, 0);
 604                 ssc_writel(ssc_p->ssc->regs, PDC_TNCR, 0);
 605
 606                 ret = request_irq(ssc_p->ssc->irq, atmel_ssc_interrupt, 0,
 607                                 ssc_p->name, ssc_p);
 608                 if (ret < 0) {
 609                         printk(KERN_WARNING
 610                                         "atmel_ssc_dai: request_irq failure\n");
 611                         pr_debug("Atmel_ssc_dai: Stoping clock\n");
 612                         clk_disable(ssc_p->ssc->clk);
 613                         return ret;
 614                 }
 615
 616                 ssc_p->initialized = 1;
 617         }
 618
 619         /* set SSC clock mode register */
 620         ssc_writel(ssc_p->ssc->regs, CMR, ssc_p->cmr_div);
 621
 622         /* set receive clock mode and format */
 623         ssc_writel(ssc_p->ssc->regs, RCMR, rcmr);
 624         ssc_writel(ssc_p->ssc->regs, RFMR, rfmr);
 625
 626         /* set transmit clock mode and format */
 627         ssc_writel(ssc_p->ssc->regs, TCMR, tcmr);
 628         ssc_writel(ssc_p->ssc->regs, TFMR, tfmr);
 629
 630         pr_debug("atmel_ssc_dai,hw_params: SSC initialized\n");
 631         return 0;
 632 }
 633
 634
 635 static int atmel_ssc_prepare(struct snd_pcm_substream *substream,
 636                              struct snd_soc_dai *dai)
 637 {
 638         struct atmel_ssc_info *ssc_p = &ssc_info[dai->id];
 639         struct atmel_pcm_dma_params *dma_params;
 640         int dir;
 641
 642         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
 643                 dir = 0;
 644         else
 645                 dir = 1;
 646
 647         dma_params = ssc_p->dma_params[dir];
 648
 649         ssc_writel(ssc_p->ssc->regs, CR, dma_params->mask->ssc_enable);
 650
 651         pr_debug("%s enabled SSC_SR=0x%08x\n",
 652                         dir ? "receive" : "transmit",
 653                         ssc_readl(ssc_p->ssc->regs, SR));
 654         return 0;
 655 }
 656
 657
 658 #ifdef CONFIG_PM
 659 static int atmel_ssc_suspend(struct snd_soc_dai *cpu_dai)
 660 {
 661         struct atmel_ssc_info *ssc_p;
 662
 663         if (!cpu_dai->active)
 664                 return 0;
 665
 666         ssc_p = &ssc_info[cpu_dai->id];
 667
 668         /* Save the status register before disabling transmit and receive */
 669         ssc_p->ssc_state.ssc_sr = ssc_readl(ssc_p->ssc->regs, SR);
 670         ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_TXDIS) | SSC_BIT(CR_RXDIS));
 671
 672         /* Save the current interrupt mask, then disable unmasked interrupts */
 673         ssc_p->ssc_state.ssc_imr = ssc_readl(ssc_p->ssc->regs, IMR);
 674         ssc_writel(ssc_p->ssc->regs, IDR, ssc_p->ssc_state.ssc_imr);
 675
 676         ssc_p->ssc_state.ssc_cmr = ssc_readl(ssc_p->ssc->regs, CMR);
 677         ssc_p->ssc_state.ssc_rcmr = ssc_readl(ssc_p->ssc->regs, RCMR);
 678         ssc_p->ssc_state.ssc_rfmr = ssc_readl(ssc_p->ssc->regs, RFMR);
 679         ssc_p->ssc_state.ssc_tcmr = ssc_readl(ssc_p->ssc->regs, TCMR);
 680         ssc_p->ssc_state.ssc_tfmr = ssc_readl(ssc_p->ssc->regs, TFMR);
 681
 682         return 0;
 683 }
 684
 685
 686
 687 static int atmel_ssc_resume(struct snd_soc_dai *cpu_dai)
 688 {
 689         struct atmel_ssc_info *ssc_p;
 690         u32 cr;
 691
 692         if (!cpu_dai->active)
 693                 return 0;
 694
 695         ssc_p = &ssc_info[cpu_dai->id];
 696
 697         /* restore SSC register settings */
 698         ssc_writel(ssc_p->ssc->regs, TFMR, ssc_p->ssc_state.ssc_tfmr);
 699         ssc_writel(ssc_p->ssc->regs, TCMR, ssc_p->ssc_state.ssc_tcmr);
 700         ssc_writel(ssc_p->ssc->regs, RFMR, ssc_p->ssc_state.ssc_rfmr);
 701         ssc_writel(ssc_p->ssc->regs, RCMR, ssc_p->ssc_state.ssc_rcmr);
 702         ssc_writel(ssc_p->ssc->regs, CMR, ssc_p->ssc_state.ssc_cmr);
 703
 704         /* re-enable interrupts */
 705         ssc_writel(ssc_p->ssc->regs, IER, ssc_p->ssc_state.ssc_imr);
 706
 707         /* Re-enable receive and transmit as appropriate */
 708         cr = 0;
 709         cr |=
 710             (ssc_p->ssc_state.ssc_sr & SSC_BIT(SR_RXEN)) ? SSC_BIT(CR_RXEN) : 0;
 711         cr |=
 712             (ssc_p->ssc_state.ssc_sr & SSC_BIT(SR_TXEN)) ? SSC_BIT(CR_TXEN) : 0;
 713         ssc_writel(ssc_p->ssc->regs, CR, cr);
 714
 715         return 0;
 716 }
 717 #else /* CONFIG_PM */
 718 #  define atmel_ssc_suspend     NULL
 719 #  define atmel_ssc_resume      NULL
 720 #endif /* CONFIG_PM */
 721
 722 #define ATMEL_SSC_RATES (SNDRV_PCM_RATE_8000_96000)
 723
 724 #define ATMEL_SSC_FORMATS (SNDRV_PCM_FMTBIT_S8     | SNDRV_PCM_FMTBIT_S16_LE |\
 725                           SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S32_LE)
 726
 727 static const struct snd_soc_dai_ops atmel_ssc_dai_ops = {
 728         .startup        = atmel_ssc_startup,
 729         .shutdown       = atmel_ssc_shutdown,
 730         .prepare        = atmel_ssc_prepare,
 731         .hw_params      = atmel_ssc_hw_params,
 732         .set_fmt        = atmel_ssc_set_dai_fmt,
 733         .set_clkdiv     = atmel_ssc_set_dai_clkdiv,
 734 };
 735
 736 static struct snd_soc_dai_driver atmel_ssc_dai = {
 737                 .suspend = atmel_ssc_suspend,
 738                 .resume = atmel_ssc_resume,
 739                 .playback = {
 740                         .channels_min = 1,
 741                         .channels_max = 2,
 742                         .rates = ATMEL_SSC_RATES,
 743                         .formats = ATMEL_SSC_FORMATS,},
 744                 .capture = {
 745                         .channels_min = 1,
 746                         .channels_max = 2,
 747                         .rates = ATMEL_SSC_RATES,
 748                         .formats = ATMEL_SSC_FORMATS,},
 749                 .ops = &atmel_ssc_dai_ops,
 750 };
 751
 752 static const struct snd_soc_component_driver atmel_ssc_component = {
 753         .name           = "atmel-ssc",
 754 };
 755
 756 static int asoc_ssc_init(struct device *dev)
 757 {
 758         struct platform_device *pdev = to_platform_device(dev);
 759         struct ssc_device *ssc = platform_get_drvdata(pdev);
 760         int ret;
 761
 762         ret = snd_soc_register_component(dev, &atmel_ssc_component,
 763                                          &atmel_ssc_dai, 1);
 764         if (ret) {
 765                 dev_err(dev, "Could not register DAI: %d\n", ret);
 766                 goto err;
 767         }
 768
 769         if (ssc->pdata->use_dma)
 770                 ret = atmel_pcm_dma_platform_register(dev);
 771         else
 772                 ret = atmel_pcm_pdc_platform_register(dev);
 773
 774         if (ret) {
 775                 dev_err(dev, "Could not register PCM: %d\n", ret);
 776                 goto err_unregister_dai;
 777         };
 778
 779         return 0;
 780
 781 err_unregister_dai:
 782         snd_soc_unregister_component(dev);
 783 err:
 784         return ret;
 785 }
 786
 787 static void asoc_ssc_exit(struct device *dev)
 788 {
 789         struct platform_device *pdev = to_platform_device(dev);
 790         struct ssc_device *ssc = platform_get_drvdata(pdev);
 791
 792         if (ssc->pdata->use_dma)
 793                 atmel_pcm_dma_platform_unregister(dev);
 794         else
 795                 atmel_pcm_pdc_platform_unregister(dev);
 796
 797         snd_soc_unregister_component(dev);
 798 }
 799
 800 /**
 801  * atmel_ssc_set_audio - Allocate the specified SSC for audio use.
 802  */
 803 int atmel_ssc_set_audio(int ssc_id)
 804 {
 805         struct ssc_device *ssc;
 806         int ret;
 807
 808         /* If we can grab the SSC briefly to parent the DAI device off it */
 809         ssc = ssc_request(ssc_id);
 810         if (IS_ERR(ssc)) {
 811                 pr_err("Unable to parent ASoC SSC DAI on SSC: %ld\n",
 812                         PTR_ERR(ssc));
 813                 return PTR_ERR(ssc);
 814         } else {
 815                 ssc_info[ssc_id].ssc = ssc;
 816         }
 817
 818         ret = asoc_ssc_init(&ssc->pdev->dev);
 819
 820         return ret;
 821 }
 822 EXPORT_SYMBOL_GPL(atmel_ssc_set_audio);
 823
 824 void atmel_ssc_put_audio(int ssc_id)
 825 {
 826         struct ssc_device *ssc = ssc_info[ssc_id].ssc;
 827
 828         asoc_ssc_exit(&ssc->pdev->dev);
 829         ssc_free(ssc);
 830 }
 831 EXPORT_SYMBOL_GPL(atmel_ssc_put_audio);
 832
 833 /* Module information */
 834 MODULE_AUTHOR("Sedji Gaouaou, sedji.gaouaou@atmel.com, www.atmel.com");
 835 MODULE_DESCRIPTION("ATMEL SSC ASoC Interface");
 836 MODULE_LICENSE("GPL");