test/CodeGen/AArch64/arm64-convert-v4f64.ll

   1 ; RUN: llc < %s -mtriple=aarch64-none-linux-gnu -march=arm64 | FileCheck %s
   2
   3
   4 define <4 x i16> @fptosi_v4f64_to_v4i16(<4 x double>* %ptr) {
   5 ; CHECK: fptosi_v4f64_to_v4i16
   6 ; CHECK-DAG: fcvtzs  v[[LHS:[0-9]+]].2d, v0.2d
   7 ; CHECK-DAG: fcvtzs  v[[RHS:[0-9]+]].2d, v1.2d
   8 ; CHECK-DAG: xtn  v[[MID:[0-9]+]].2s, v[[LHS]].2d
   9 ; CHECK-DAG: xtn2  v[[MID]].4s, v[[RHS]].2d
  10 ; CHECK:     xtn  v0.4h, v[[MID]].4s
  11   %tmp1 = load <4 x double>, <4 x double>* %ptr
  12   %tmp2 = fptosi <4 x double> %tmp1 to <4 x i16>
  13   ret <4 x i16> %tmp2
  14 }
  15
  16 define <8 x i8> @fptosi_v4f64_to_v4i8(<8 x double>* %ptr) {
  17 ; CHECK: fptosi_v4f64_to_v4i8
  18 ; CHECK-DAG:  fcvtzs  v[[CONV0:[0-9]+]].2d, v0.2d
  19 ; CHECK-DAG:  fcvtzs  v[[CONV1:[0-9]+]].2d, v1.2d
  20 ; CHECK-DAG:  fcvtzs  v[[CONV2:[0-9]+]].2d, v2.2d
  21 ; CHECK-DAG:  fcvtzs  v[[CONV3:[0-9]+]].2d, v3.2d
  22 ; CHECK-DAG:  xtn  v[[NA2:[0-9]+]].2s, v[[CONV2]].2d
  23 ; CHECK-DAG:  xtn2  v[[NA2]].4s, v[[CONV3]].2d
  24 ; CHECK-DAG:  xtn  v[[NA0:[0-9]+]].2s, v[[CONV0]].2d
  25 ; CHECK-DAG:  xtn2  v[[NA0]].4s, v[[CONV1]].2d
  26 ; CHECK-DAG:  xtn  v[[TMP1:[0-9]+]].4h, v[[NA0]].4s
  27 ; CHECK-DAG:  xtn2  v[[TMP1]].8h, v[[NA2]].4s
  28 ; CHECK:      xtn  v0.8b, v[[TMP1]].8h
  29   %tmp1 = load <8 x double>, <8 x double>* %ptr
  30   %tmp2 = fptosi <8 x double> %tmp1 to <8 x i8>
  31   ret <8 x i8> %tmp2
  32 }
  33