test/CodeGen/AArch64/bool-loads.ll

   1 ; RUN: llc -mtriple=aarch64-none-linux-gnu < %s | FileCheck %s
   2 ; RUN: llc -mtriple=arm64-linux-gnu -o - %s | FileCheck %s
   3
   4 @var = global i1 0
   5
   6 define i32 @test_sextloadi32() {
   7 ; CHECK-LABEL: test_sextloadi32
   8
   9   %val = load i1* @var
  10   %ret = sext i1 %val to i32
  11 ; CHECK: ldrb {{w[0-9]+}}, [{{x[0-9]+}}, {{#?}}:lo12:var]
  12 ; CHECK: {{sbfx x[0-9]+, x[0-9]+, #0, #1|sbfx w[0-9]+, w[0-9]+, #0, #1}}
  13
  14   ret i32 %ret
  15 ; CHECK: ret
  16 }
  17
  18 define i64 @test_sextloadi64() {
  19 ; CHECK-LABEL: test_sextloadi64
  20
  21   %val = load i1* @var
  22   %ret = sext i1 %val to i64
  23 ; CHECK: ldrb {{w[0-9]+}}, [{{x[0-9]+}}, {{#?}}:lo12:var]
  24 ; CHECK: {{sbfx x[0-9]+, x[0-9]+, #0, #1}}
  25
  26   ret i64 %ret
  27 ; CHECK: ret
  28 }
  29
  30 define i32 @test_zextloadi32() {
  31 ; CHECK-LABEL: test_zextloadi32
  32
  33 ; It's not actually necessary that "ret" is next, but as far as LLVM
  34 ; is concerned only 0 or 1 should be loadable so no extension is
  35 ; necessary.
  36   %val = load i1* @var
  37   %ret = zext i1 %val to i32
  38 ; CHECK: ldrb {{w[0-9]+}}, [{{x[0-9]+}}, {{#?}}:lo12:var]
  39
  40   ret i32 %ret
  41 ; CHECK-NEXT: ret
  42 }
  43
  44 define i64 @test_zextloadi64() {
  45 ; CHECK-LABEL: test_zextloadi64
  46
  47 ; It's not actually necessary that "ret" is next, but as far as LLVM
  48 ; is concerned only 0 or 1 should be loadable so no extension is
  49 ; necessary.
  50   %val = load i1* @var
  51   %ret = zext i1 %val to i64
  52 ; CHECK: ldrb {{w[0-9]+}}, [{{x[0-9]+}}, {{#?}}:lo12:var]
  53
  54   ret i64 %ret
  55 ; CHECK-NEXT: ret
  56 }