test/CodeGen/AArch64/neon-halving-add-sub.ll

   1 ; RUN: llc -mtriple=aarch64-none-linux-gnu -mattr=+neon < %s | FileCheck %s
   2 ; arm64 duplicates these in vhadd.ll and vhsub.ll
   3
   4 declare <8 x i8> @llvm.arm.neon.vhaddu.v8i8(<8 x i8>, <8 x i8>)
   5 declare <8 x i8> @llvm.arm.neon.vhadds.v8i8(<8 x i8>, <8 x i8>)
   6
   7 define <8 x i8> @test_uhadd_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
   8 ; CHECK: test_uhadd_v8i8:
   9   %tmp1 = call <8 x i8> @llvm.arm.neon.vhaddu.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  10 ; CHECK: uhadd v0.8b, v0.8b, v1.8b
  11   ret <8 x i8> %tmp1
  12 }
  13
  14 define <8 x i8> @test_shadd_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
  15 ; CHECK: test_shadd_v8i8:
  16   %tmp1 = call <8 x i8> @llvm.arm.neon.vhadds.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  17 ; CHECK: shadd v0.8b, v0.8b, v1.8b
  18   ret <8 x i8> %tmp1
  19 }
  20
  21 declare <16 x i8> @llvm.arm.neon.vhaddu.v16i8(<16 x i8>, <16 x i8>)
  22 declare <16 x i8> @llvm.arm.neon.vhadds.v16i8(<16 x i8>, <16 x i8>)
  23
  24 define <16 x i8> @test_uhadd_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  25 ; CHECK: test_uhadd_v16i8:
  26   %tmp1 = call <16 x i8> @llvm.arm.neon.vhaddu.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  27 ; CHECK: uhadd v0.16b, v0.16b, v1.16b
  28   ret <16 x i8> %tmp1
  29 }
  30
  31 define <16 x i8> @test_shadd_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  32 ; CHECK: test_shadd_v16i8:
  33   %tmp1 = call <16 x i8> @llvm.arm.neon.vhadds.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  34 ; CHECK: shadd v0.16b, v0.16b, v1.16b
  35   ret <16 x i8> %tmp1
  36 }
  37
  38 declare <4 x i16> @llvm.arm.neon.vhaddu.v4i16(<4 x i16>, <4 x i16>)
  39 declare <4 x i16> @llvm.arm.neon.vhadds.v4i16(<4 x i16>, <4 x i16>)
  40
  41 define <4 x i16> @test_uhadd_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
  42 ; CHECK: test_uhadd_v4i16:
  43   %tmp1 = call <4 x i16> @llvm.arm.neon.vhaddu.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
  44 ; CHECK: uhadd v0.4h, v0.4h, v1.4h
  45   ret <4 x i16> %tmp1
  46 }
  47
  48 define <4 x i16> @test_shadd_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
  49 ; CHECK: test_shadd_v4i16:
  50   %tmp1 = call <4 x i16> @llvm.arm.neon.vhadds.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
  51 ; CHECK: shadd v0.4h, v0.4h, v1.4h
  52   ret <4 x i16> %tmp1
  53 }
  54
  55 declare <8 x i16> @llvm.arm.neon.vhaddu.v8i16(<8 x i16>, <8 x i16>)
  56 declare <8 x i16> @llvm.arm.neon.vhadds.v8i16(<8 x i16>, <8 x i16>)
  57
  58 define <8 x i16> @test_uhadd_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
  59 ; CHECK: test_uhadd_v8i16:
  60   %tmp1 = call <8 x i16> @llvm.arm.neon.vhaddu.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
  61 ; CHECK: uhadd v0.8h, v0.8h, v1.8h
  62   ret <8 x i16> %tmp1
  63 }
  64
  65 define <8 x i16> @test_shadd_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
  66 ; CHECK: test_shadd_v8i16:
  67   %tmp1 = call <8 x i16> @llvm.arm.neon.vhadds.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
  68 ; CHECK: shadd v0.8h, v0.8h, v1.8h
  69   ret <8 x i16> %tmp1
  70 }
  71
  72 declare <2 x i32> @llvm.arm.neon.vhaddu.v2i32(<2 x i32>, <2 x i32>)
  73 declare <2 x i32> @llvm.arm.neon.vhadds.v2i32(<2 x i32>, <2 x i32>)
  74
  75 define <2 x i32> @test_uhadd_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
  76 ; CHECK: test_uhadd_v2i32:
  77   %tmp1 = call <2 x i32> @llvm.arm.neon.vhaddu.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
  78 ; CHECK: uhadd v0.2s, v0.2s, v1.2s
  79   ret <2 x i32> %tmp1
  80 }
  81
  82 define <2 x i32> @test_shadd_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
  83 ; CHECK: test_shadd_v2i32:
  84   %tmp1 = call <2 x i32> @llvm.arm.neon.vhadds.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
  85 ; CHECK: shadd v0.2s, v0.2s, v1.2s
  86   ret <2 x i32> %tmp1
  87 }
  88
  89 declare <4 x i32> @llvm.arm.neon.vhaddu.v4i32(<4 x i32>, <4 x i32>)
  90 declare <4 x i32> @llvm.arm.neon.vhadds.v4i32(<4 x i32>, <4 x i32>)
  91
  92 define <4 x i32> @test_uhadd_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
  93 ; CHECK: test_uhadd_v4i32:
  94   %tmp1 = call <4 x i32> @llvm.arm.neon.vhaddu.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
  95 ; CHECK: uhadd v0.4s, v0.4s, v1.4s
  96   ret <4 x i32> %tmp1
  97 }
  98
  99 define <4 x i32> @test_shadd_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 100 ; CHECK: test_shadd_v4i32:
 101   %tmp1 = call <4 x i32> @llvm.arm.neon.vhadds.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 102 ; CHECK: shadd v0.4s, v0.4s, v1.4s
 103   ret <4 x i32> %tmp1
 104 }
 105
 106
 107 declare <8 x i8> @llvm.arm.neon.vhsubu.v8i8(<8 x i8>, <8 x i8>)
 108 declare <8 x i8> @llvm.arm.neon.vhsubs.v8i8(<8 x i8>, <8 x i8>)
 109
 110 define <8 x i8> @test_uhsub_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
 111 ; CHECK: test_uhsub_v8i8:
 112   %tmp1 = call <8 x i8> @llvm.arm.neon.vhsubu.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
 113 ; CHECK: uhsub v0.8b, v0.8b, v1.8b
 114   ret <8 x i8> %tmp1
 115 }
 116
 117 define <8 x i8> @test_shsub_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
 118 ; CHECK: test_shsub_v8i8:
 119   %tmp1 = call <8 x i8> @llvm.arm.neon.vhsubs.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
 120 ; CHECK: shsub v0.8b, v0.8b, v1.8b
 121   ret <8 x i8> %tmp1
 122 }
 123
 124 declare <16 x i8> @llvm.arm.neon.vhsubu.v16i8(<16 x i8>, <16 x i8>)
 125 declare <16 x i8> @llvm.arm.neon.vhsubs.v16i8(<16 x i8>, <16 x i8>)
 126
 127 define <16 x i8> @test_uhsub_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
 128 ; CHECK: test_uhsub_v16i8:
 129   %tmp1 = call <16 x i8> @llvm.arm.neon.vhsubu.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
 130 ; CHECK: uhsub v0.16b, v0.16b, v1.16b
 131   ret <16 x i8> %tmp1
 132 }
 133
 134 define <16 x i8> @test_shsub_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
 135 ; CHECK: test_shsub_v16i8:
 136   %tmp1 = call <16 x i8> @llvm.arm.neon.vhsubs.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
 137 ; CHECK: shsub v0.16b, v0.16b, v1.16b
 138   ret <16 x i8> %tmp1
 139 }
 140
 141 declare <4 x i16> @llvm.arm.neon.vhsubu.v4i16(<4 x i16>, <4 x i16>)
 142 declare <4 x i16> @llvm.arm.neon.vhsubs.v4i16(<4 x i16>, <4 x i16>)
 143
 144 define <4 x i16> @test_uhsub_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
 145 ; CHECK: test_uhsub_v4i16:
 146   %tmp1 = call <4 x i16> @llvm.arm.neon.vhsubu.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
 147 ; CHECK: uhsub v0.4h, v0.4h, v1.4h
 148   ret <4 x i16> %tmp1
 149 }
 150
 151 define <4 x i16> @test_shsub_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
 152 ; CHECK: test_shsub_v4i16:
 153   %tmp1 = call <4 x i16> @llvm.arm.neon.vhsubs.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
 154 ; CHECK: shsub v0.4h, v0.4h, v1.4h
 155   ret <4 x i16> %tmp1
 156 }
 157
 158 declare <8 x i16> @llvm.arm.neon.vhsubu.v8i16(<8 x i16>, <8 x i16>)
 159 declare <8 x i16> @llvm.arm.neon.vhsubs.v8i16(<8 x i16>, <8 x i16>)
 160
 161 define <8 x i16> @test_uhsub_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 162 ; CHECK: test_uhsub_v8i16:
 163   %tmp1 = call <8 x i16> @llvm.arm.neon.vhsubu.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 164 ; CHECK: uhsub v0.8h, v0.8h, v1.8h
 165   ret <8 x i16> %tmp1
 166 }
 167
 168 define <8 x i16> @test_shsub_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 169 ; CHECK: test_shsub_v8i16:
 170   %tmp1 = call <8 x i16> @llvm.arm.neon.vhsubs.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 171 ; CHECK: shsub v0.8h, v0.8h, v1.8h
 172   ret <8 x i16> %tmp1
 173 }
 174
 175 declare <2 x i32> @llvm.arm.neon.vhsubu.v2i32(<2 x i32>, <2 x i32>)
 176 declare <2 x i32> @llvm.arm.neon.vhsubs.v2i32(<2 x i32>, <2 x i32>)
 177
 178 define <2 x i32> @test_uhsub_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 179 ; CHECK: test_uhsub_v2i32:
 180   %tmp1 = call <2 x i32> @llvm.arm.neon.vhsubu.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 181 ; CHECK: uhsub v0.2s, v0.2s, v1.2s
 182   ret <2 x i32> %tmp1
 183 }
 184
 185 define <2 x i32> @test_shsub_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 186 ; CHECK: test_shsub_v2i32:
 187   %tmp1 = call <2 x i32> @llvm.arm.neon.vhsubs.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 188 ; CHECK: shsub v0.2s, v0.2s, v1.2s
 189   ret <2 x i32> %tmp1
 190 }
 191
 192 declare <4 x i32> @llvm.arm.neon.vhsubu.v4i32(<4 x i32>, <4 x i32>)
 193 declare <4 x i32> @llvm.arm.neon.vhsubs.v4i32(<4 x i32>, <4 x i32>)
 194
 195 define <4 x i32> @test_uhsub_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 196 ; CHECK: test_uhsub_v4i32:
 197   %tmp1 = call <4 x i32> @llvm.arm.neon.vhsubu.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 198 ; CHECK: uhsub v0.4s, v0.4s, v1.4s
 199   ret <4 x i32> %tmp1
 200 }
 201
 202 define <4 x i32> @test_shsub_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 203 ; CHECK: test_shsub_v4i32:
 204   %tmp1 = call <4 x i32> @llvm.arm.neon.vhsubs.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 205 ; CHECK: shsub v0.4s, v0.4s, v1.4s
 206   ret <4 x i32> %tmp1
 207 }
 208