test/CodeGen/AArch64/neon-scalar-extract-narrow.ll

   1 ; RUN: llc -mtriple=aarch64-none-linux-gnu -mattr=+neon < %s | FileCheck %s
   2 ; intrinsic wrangling that arm64 does differently.
   3
   4 define i8 @test_vqmovunh_s16(i16 %a) {
   5 ; CHECK: test_vqmovunh_s16
   6 ; CHECK: sqxtun {{b[0-9]+}}, {{h[0-9]+}}
   7 entry:
   8   %vqmovun.i = insertelement <1 x i16> undef, i16 %a, i32 0
   9   %vqmovun1.i = call <1 x i8> @llvm.arm.neon.vqmovnsu.v1i8(<1 x i16> %vqmovun.i)
  10   %0 = extractelement <1 x i8> %vqmovun1.i, i32 0
  11   ret i8 %0
  12 }
  13
  14 define i16 @test_vqmovuns_s32(i32 %a) {
  15 ; CHECK: test_vqmovuns_s32
  16 ; CHECK: sqxtun {{h[0-9]+}}, {{s[0-9]+}}
  17 entry:
  18   %vqmovun.i = insertelement <1 x i32> undef, i32 %a, i32 0
  19   %vqmovun1.i = call <1 x i16> @llvm.arm.neon.vqmovnsu.v1i16(<1 x i32> %vqmovun.i)
  20   %0 = extractelement <1 x i16> %vqmovun1.i, i32 0
  21   ret i16 %0
  22 }
  23
  24 define i32 @test_vqmovund_s64(i64 %a) {
  25 ; CHECK: test_vqmovund_s64
  26 ; CHECK: sqxtun {{s[0-9]+}}, {{d[0-9]+}}
  27 entry:
  28   %vqmovun.i = insertelement <1 x i64> undef, i64 %a, i32 0
  29   %vqmovun1.i = call <1 x i32> @llvm.arm.neon.vqmovnsu.v1i32(<1 x i64> %vqmovun.i)
  30   %0 = extractelement <1 x i32> %vqmovun1.i, i32 0
  31   ret i32 %0
  32 }
  33
  34 declare <1 x i8> @llvm.arm.neon.vqmovnsu.v1i8(<1 x i16>)
  35 declare <1 x i16> @llvm.arm.neon.vqmovnsu.v1i16(<1 x i32>)
  36 declare <1 x i32> @llvm.arm.neon.vqmovnsu.v1i32(<1 x i64>)
  37
  38 define i8 @test_vqmovnh_s16(i16 %a) {
  39 ; CHECK: test_vqmovnh_s16
  40 ; CHECK: sqxtn {{b[0-9]+}}, {{h[0-9]+}}
  41 entry:
  42   %vqmovn.i = insertelement <1 x i16> undef, i16 %a, i32 0
  43   %vqmovn1.i = call <1 x i8> @llvm.arm.neon.vqmovns.v1i8(<1 x i16> %vqmovn.i)
  44   %0 = extractelement <1 x i8> %vqmovn1.i, i32 0
  45   ret i8 %0
  46 }
  47
  48 define i16 @test_vqmovns_s32(i32 %a) {
  49 ; CHECK: test_vqmovns_s32
  50 ; CHECK: sqxtn {{h[0-9]+}}, {{s[0-9]+}}
  51 entry:
  52   %vqmovn.i = insertelement <1 x i32> undef, i32 %a, i32 0
  53   %vqmovn1.i = call <1 x i16> @llvm.arm.neon.vqmovns.v1i16(<1 x i32> %vqmovn.i)
  54   %0 = extractelement <1 x i16> %vqmovn1.i, i32 0
  55   ret i16 %0
  56 }
  57
  58 define i32 @test_vqmovnd_s64(i64 %a) {
  59 ; CHECK: test_vqmovnd_s64
  60 ; CHECK: sqxtn {{s[0-9]+}}, {{d[0-9]+}}
  61 entry:
  62   %vqmovn.i = insertelement <1 x i64> undef, i64 %a, i32 0
  63   %vqmovn1.i = call <1 x i32> @llvm.arm.neon.vqmovns.v1i32(<1 x i64> %vqmovn.i)
  64   %0 = extractelement <1 x i32> %vqmovn1.i, i32 0
  65   ret i32 %0
  66 }
  67
  68 declare <1 x i8> @llvm.arm.neon.vqmovns.v1i8(<1 x i16>)
  69 declare <1 x i16> @llvm.arm.neon.vqmovns.v1i16(<1 x i32>)
  70 declare <1 x i32> @llvm.arm.neon.vqmovns.v1i32(<1 x i64>)
  71
  72 define i8 @test_vqmovnh_u16(i16 %a) {
  73 ; CHECK: test_vqmovnh_u16
  74 ; CHECK: uqxtn {{b[0-9]+}}, {{h[0-9]+}}
  75 entry:
  76   %vqmovn.i = insertelement <1 x i16> undef, i16 %a, i32 0
  77   %vqmovn1.i = call <1 x i8> @llvm.arm.neon.vqmovnu.v1i8(<1 x i16> %vqmovn.i)
  78   %0 = extractelement <1 x i8> %vqmovn1.i, i32 0
  79   ret i8 %0
  80 }
  81
  82
  83 define i16 @test_vqmovns_u32(i32 %a) {
  84 ; CHECK: test_vqmovns_u32
  85 ; CHECK: uqxtn {{h[0-9]+}}, {{s[0-9]+}}
  86 entry:
  87   %vqmovn.i = insertelement <1 x i32> undef, i32 %a, i32 0
  88   %vqmovn1.i = call <1 x i16> @llvm.arm.neon.vqmovnu.v1i16(<1 x i32> %vqmovn.i)
  89   %0 = extractelement <1 x i16> %vqmovn1.i, i32 0
  90   ret i16 %0
  91 }
  92
  93 define i32 @test_vqmovnd_u64(i64 %a) {
  94 ; CHECK: test_vqmovnd_u64
  95 ; CHECK: uqxtn {{s[0-9]+}}, {{d[0-9]+}}
  96 entry:
  97   %vqmovn.i = insertelement <1 x i64> undef, i64 %a, i32 0
  98   %vqmovn1.i = call <1 x i32> @llvm.arm.neon.vqmovnu.v1i32(<1 x i64> %vqmovn.i)
  99   %0 = extractelement <1 x i32> %vqmovn1.i, i32 0
 100   ret i32 %0
 101 }
 102
 103 declare <1 x i8> @llvm.arm.neon.vqmovnu.v1i8(<1 x i16>)
 104 declare <1 x i16> @llvm.arm.neon.vqmovnu.v1i16(<1 x i32>)
 105 declare <1 x i32> @llvm.arm.neon.vqmovnu.v1i32(<1 x i64>)