test/CodeGen/AArch64/neon-scalar-reduce-pairwise.ll

   1 ; RUN: llc -mtriple=aarch64-none-linux-gnu -mattr=+neon < %s | FileCheck %s
   2 ; Intrinsic wrangling. Duplicates various arm64 tests.
   3
   4 declare <1 x i64> @llvm.aarch64.neon.vpadd(<2 x i64>)
   5
   6 define <1 x i64> @test_addp_v1i64(<2 x i64> %a) {
   7 ; CHECK: test_addp_v1i64:
   8 ; CHECK: addp {{d[0-9]+}}, {{v[0-9]+}}.2d
   9   %val = call <1 x i64> @llvm.aarch64.neon.vpadd(<2 x i64> %a)
  10   ret <1 x i64> %val
  11 }
  12
  13 declare float @llvm.aarch64.neon.vpfadd.f32.v2f32(<2 x float>)
  14
  15 define float @test_faddp_f32(<2 x float> %a) {
  16 ; CHECK: test_faddp_f32:
  17 ; CHECK: faddp {{s[0-9]+}}, {{v[0-9]+}}.2s
  18   %val = call float @llvm.aarch64.neon.vpfadd.f32.v2f32(<2 x float> %a)
  19   ret float %val
  20 }
  21
  22 declare double @llvm.aarch64.neon.vpfadd.f64.v2f64(<2 x double>)
  23
  24 define double @test_faddp_f64(<2 x double> %a) {
  25 ; CHECK: test_faddp_f64:
  26 ; CHECK: faddp {{d[0-9]+}}, {{v[0-9]+}}.2d
  27   %val = call double @llvm.aarch64.neon.vpfadd.f64.v2f64(<2 x double> %a)
  28   ret double %val
  29 }
  30
  31
  32 declare float @llvm.aarch64.neon.vpmax.f32.v2f32(<2 x float>)
  33
  34 define float @test_fmaxp_f32(<2 x float> %a) {
  35 ; CHECK: test_fmaxp_f32:
  36 ; CHECK: fmaxp {{s[0-9]+}}, {{v[0-9]+}}.2s
  37   %val = call float @llvm.aarch64.neon.vpmax.f32.v2f32(<2 x float> %a)
  38   ret float %val
  39 }
  40
  41 declare double @llvm.aarch64.neon.vpmax.f64.v2f64(<2 x double>)
  42
  43 define double @test_fmaxp_f64(<2 x double> %a) {
  44 ; CHECK: test_fmaxp_f64:
  45 ; CHECK: fmaxp {{d[0-9]+}}, {{v[0-9]+}}.2d
  46   %val = call double @llvm.aarch64.neon.vpmax.f64.v2f64(<2 x double> %a)
  47   ret double %val
  48 }
  49
  50 declare float @llvm.aarch64.neon.vpmin.f32.v2f32(<2 x float>)
  51
  52 define float @test_fminp_f32(<2 x float> %a) {
  53 ; CHECK: test_fminp_f32:
  54 ; CHECK: fminp {{s[0-9]+}}, {{v[0-9]+}}.2s
  55   %val = call float @llvm.aarch64.neon.vpmin.f32.v2f32(<2 x float> %a)
  56   ret float %val
  57 }
  58
  59 declare double @llvm.aarch64.neon.vpmin.f64.v2f64(<2 x double>)
  60
  61 define double @test_fminp_f64(<2 x double> %a) {
  62 ; CHECK: test_fminp_f64:
  63 ; CHECK: fminp {{d[0-9]+}}, {{v[0-9]+}}.2d
  64   %val = call double @llvm.aarch64.neon.vpmin.f64.v2f64(<2 x double> %a)
  65   ret double %val
  66 }
  67
  68 declare float @llvm.aarch64.neon.vpfmaxnm.f32.v2f32(<2 x float>)
  69
  70 define float @test_fmaxnmp_f32(<2 x float> %a) {
  71 ; CHECK: test_fmaxnmp_f32:
  72 ; CHECK: fmaxnmp {{s[0-9]+}}, {{v[0-9]+}}.2s
  73   %val = call float @llvm.aarch64.neon.vpfmaxnm.f32.v2f32(<2 x float> %a)
  74   ret float %val
  75 }
  76
  77 declare double @llvm.aarch64.neon.vpfmaxnm.f64.v2f64(<2 x double>)
  78
  79 define double @test_fmaxnmp_f64(<2 x double> %a) {
  80 ; CHECK: test_fmaxnmp_f64:
  81 ; CHECK: fmaxnmp {{d[0-9]+}}, {{v[0-9]+}}.2d
  82   %val = call double @llvm.aarch64.neon.vpfmaxnm.f64.v2f64(<2 x double> %a)
  83   ret double %val
  84 }
  85
  86 declare float @llvm.aarch64.neon.vpfminnm.f32.v2f32(<2 x float>)
  87
  88 define float @test_fminnmp_f32(<2 x float> %a) {
  89 ; CHECK: test_fminnmp_f32:
  90 ; CHECK: fminnmp {{s[0-9]+}}, {{v[0-9]+}}.2s
  91   %val = call float @llvm.aarch64.neon.vpfminnm.f32.v2f32(<2 x float> %a)
  92   ret float %val
  93 }
  94
  95 declare double @llvm.aarch64.neon.vpfminnm.f64.v2f64(<2 x double>)
  96
  97 define double @test_fminnmp_f64(<2 x double> %a) {
  98 ; CHECK: test_fminnmp_f64:
  99 ; CHECK: fminnmp {{d[0-9]+}}, {{v[0-9]+}}.2d
 100   %val = call double @llvm.aarch64.neon.vpfminnm.f64.v2f64(<2 x double> %a)
 101   ret double %val
 102 }
 103
 104 define float @test_vaddv_f32(<2 x float> %a) {
 105 ; CHECK-LABEL: test_vaddv_f32
 106 ; CHECK: faddp {{s[0-9]+}}, {{v[0-9]+}}.2s
 107   %1 = call float @llvm.aarch64.neon.vpfadd.f32.v2f32(<2 x float> %a)
 108   ret float %1
 109 }
 110
 111 define float @test_vaddvq_f32(<4 x float> %a) {
 112 ; CHECK-LABEL: test_vaddvq_f32
 113 ; CHECK: faddp {{v[0-9]+}}.4s, {{v[0-9]+}}.4s, {{v[0-9]+}}.4s
 114 ; CHECK: faddp {{s[0-9]+}}, {{v[0-9]+}}.2s
 115   %1 = call float @llvm.aarch64.neon.vpfadd.f32.v4f32(<4 x float> %a)
 116   ret float %1
 117 }
 118
 119 define double @test_vaddvq_f64(<2 x double> %a) {
 120 ; CHECK-LABEL: test_vaddvq_f64
 121 ; CHECK: faddp {{d[0-9]+}}, {{v[0-9]+}}.2d
 122   %1 = call double @llvm.aarch64.neon.vpfadd.f64.v2f64(<2 x double> %a)
 123   ret double %1
 124 }
 125
 126 define float @test_vmaxv_f32(<2 x float> %a) {
 127 ; CHECK-LABEL: test_vmaxv_f32
 128 ; CHECK: fmaxp {{s[0-9]+}}, {{v[0-9]+}}.2s
 129   %1 = call float @llvm.aarch64.neon.vpmax.f32.v2f32(<2 x float> %a)
 130   ret float %1
 131 }
 132
 133 define double @test_vmaxvq_f64(<2 x double> %a) {
 134 ; CHECK-LABEL: test_vmaxvq_f64
 135 ; CHECK: fmaxp {{d[0-9]+}}, {{v[0-9]+}}.2d
 136   %1 = call double @llvm.aarch64.neon.vpmax.f64.v2f64(<2 x double> %a)
 137   ret double %1
 138 }
 139
 140 define float @test_vminv_f32(<2 x float> %a) {
 141 ; CHECK-LABEL: test_vminv_f32
 142 ; CHECK: fminp {{s[0-9]+}}, {{v[0-9]+}}.2s
 143   %1 = call float @llvm.aarch64.neon.vpmin.f32.v2f32(<2 x float> %a)
 144   ret float %1
 145 }
 146
 147 define double @test_vminvq_f64(<2 x double> %a) {
 148 ; CHECK-LABEL: test_vminvq_f64
 149 ; CHECK: fminp {{d[0-9]+}}, {{v[0-9]+}}.2d
 150   %1 = call double @llvm.aarch64.neon.vpmin.f64.v2f64(<2 x double> %a)
 151   ret double %1
 152 }
 153
 154 define double @test_vmaxnmvq_f64(<2 x double> %a) {
 155 ; CHECK-LABEL: test_vmaxnmvq_f64
 156 ; CHECK: fmaxnmp {{d[0-9]+}}, {{v[0-9]+}}.2d
 157   %1 = call double @llvm.aarch64.neon.vpfmaxnm.f64.v2f64(<2 x double> %a)
 158   ret double %1
 159 }
 160
 161 define float @test_vmaxnmv_f32(<2 x float> %a) {
 162 ; CHECK-LABEL: test_vmaxnmv_f32
 163 ; CHECK: fmaxnmp {{s[0-9]+}}, {{v[0-9]+}}.2s
 164   %1 = call float @llvm.aarch64.neon.vpfmaxnm.f32.v2f32(<2 x float> %a)
 165   ret float %1
 166 }
 167
 168 define double @test_vminnmvq_f64(<2 x double> %a) {
 169 ; CHECK-LABEL: test_vminnmvq_f64
 170 ; CHECK: fminnmp {{d[0-9]+}}, {{v[0-9]+}}.2d
 171   %1 = call double @llvm.aarch64.neon.vpfminnm.f64.v2f64(<2 x double> %a)
 172   ret double %1
 173 }
 174
 175 define float @test_vminnmv_f32(<2 x float> %a) {
 176 ; CHECK-LABEL: test_vminnmv_f32
 177 ; CHECK: fminnmp {{s[0-9]+}}, {{v[0-9]+}}.2s
 178   %1 = call float @llvm.aarch64.neon.vpfminnm.f32.v2f32(<2 x float> %a)
 179   ret float %1
 180 }
 181
 182 define <2 x i64> @test_vpaddq_s64(<2 x i64> %a, <2 x i64> %b) {
 183 ; CHECK-LABEL: test_vpaddq_s64
 184 ; CHECK: addp {{v[0-9]+}}.2d, {{v[0-9]+}}.2d, {{v[0-9]+}}.2d
 185   %1 = call <2 x i64> @llvm.arm.neon.vpadd.v2i64(<2 x i64> %a, <2 x i64> %b)
 186   ret <2 x i64> %1
 187 }
 188
 189 define <2 x i64> @test_vpaddq_u64(<2 x i64> %a, <2 x i64> %b) {
 190 ; CHECK-LABEL: test_vpaddq_u64
 191 ; CHECK: addp {{v[0-9]+}}.2d, {{v[0-9]+}}.2d, {{v[0-9]+}}.2d
 192   %1 = call <2 x i64> @llvm.arm.neon.vpadd.v2i64(<2 x i64> %a, <2 x i64> %b)
 193   ret <2 x i64> %1
 194 }
 195
 196 define i64 @test_vaddvq_s64(<2 x i64> %a) {
 197 ; CHECK-LABEL: test_vaddvq_s64
 198 ; CHECK: addp {{d[0-9]+}}, {{v[0-9]+}}.2d
 199   %1 = call <1 x i64> @llvm.aarch64.neon.vaddv.v1i64.v2i64(<2 x i64> %a)
 200   %2 = extractelement <1 x i64> %1, i32 0
 201   ret i64 %2
 202 }
 203
 204 define i64 @test_vaddvq_u64(<2 x i64> %a) {
 205 ; CHECK-LABEL: test_vaddvq_u64
 206 ; CHECK: addp {{d[0-9]+}}, {{v[0-9]+}}.2d
 207   %1 = call <1 x i64> @llvm.aarch64.neon.vaddv.v1i64.v2i64(<2 x i64> %a)
 208   %2 = extractelement <1 x i64> %1, i32 0
 209   ret i64 %2
 210 }
 211
 212 declare <1 x i64> @llvm.aarch64.neon.vaddv.v1i64.v2i64(<2 x i64>)
 213
 214 declare <2 x i64> @llvm.arm.neon.vpadd.v2i64(<2 x i64>, <2 x i64>)
 215
 216 declare float @llvm.aarch64.neon.vpfadd.f32.v4f32(<4 x float>)