test/CodeGen/AArch64/vector-fcopysign.ll

   1 ; RUN: llc < %s -mtriple aarch64-apple-darwin | FileCheck %s
   2
   3 target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
   4
   5 ;============ v1f32
   6
   7 ; WidenVecRes same
   8 define <1 x float> @test_copysign_v1f32_v1f32(<1 x float> %a, <1 x float> %b) #0 {
   9 ; CHECK-LABEL: test_copysign_v1f32_v1f32:
  10 ; CHECK:       ; BB#0:
  11 ; CHECK-NEXT:    mov s2, v1[1]
  12 ; CHECK-NEXT:    mov s3, v0[1]
  13 ; CHECK-NEXT:    movi.4s v4, #0x80, lsl #24
  14 ; CHECK-NEXT:    bit.16b v3, v2, v4
  15 ; CHECK-NEXT:    bit.16b v0, v1, v4
  16 ; CHECK-NEXT:    ins.s v0[1], v3[0]
  17 ; CHECK-NEXT:    ret
  18   %r = call <1 x float> @llvm.copysign.v1f32(<1 x float> %a, <1 x float> %b)
  19   ret <1 x float> %r
  20 }
  21
  22 ; WidenVecRes mismatched
  23 define <1 x float> @test_copysign_v1f32_v1f64(<1 x float> %a, <1 x double> %b) #0 {
  24 ; CHECK-LABEL: test_copysign_v1f32_v1f64:
  25 ; CHECK:       ; BB#0:
  26 ; CHECK-NEXT:    fcvt s1, d1
  27 ; CHECK-NEXT:    movi.4s v2, #0x80, lsl #24
  28 ; CHECK-NEXT:    bit.16b v0, v1, v2
  29 ; CHECK-NEXT:    ret
  30   %tmp0 = fptrunc <1 x double> %b to <1 x float>
  31   %r = call <1 x float> @llvm.copysign.v1f32(<1 x float> %a, <1 x float> %tmp0)
  32   ret <1 x float> %r
  33 }
  34
  35 declare <1 x float> @llvm.copysign.v1f32(<1 x float> %a, <1 x float> %b) #0
  36
  37 ;============ v1f64
  38
  39 ; WidenVecOp #1
  40 define <1 x double> @test_copysign_v1f64_v1f32(<1 x double> %a, <1 x float> %b) #0 {
  41 ; CHECK-LABEL: test_copysign_v1f64_v1f32:
  42 ; CHECK:       ; BB#0:
  43 ; CHECK-NEXT:    fcvt d1, s1
  44 ; CHECK-NEXT:    movi.2d v2, #0000000000000000
  45 ; CHECK-NEXT:    fneg.2d v2, v2
  46 ; CHECK-NEXT:    bit.16b v0, v1, v2
  47 ; CHECK-NEXT:    ret
  48   %tmp0 = fpext <1 x float> %b to <1 x double>
  49   %r = call <1 x double> @llvm.copysign.v1f64(<1 x double> %a, <1 x double> %tmp0)
  50   ret <1 x double> %r
  51 }
  52
  53 define <1 x double> @test_copysign_v1f64_v1f64(<1 x double> %a, <1 x double> %b) #0 {
  54 ; CHECK-LABEL: test_copysign_v1f64_v1f64:
  55 ; CHECK:       ; BB#0:
  56 ; CHECK-NEXT:    movi.2d v2, #0000000000000000
  57 ; CHECK-NEXT:    fneg.2d v2, v2
  58 ; CHECK-NEXT:    bit.16b v0, v1, v2
  59 ; CHECK-NEXT:    ret
  60   %r = call <1 x double> @llvm.copysign.v1f64(<1 x double> %a, <1 x double> %b)
  61   ret <1 x double> %r
  62 }
  63
  64 declare <1 x double> @llvm.copysign.v1f64(<1 x double> %a, <1 x double> %b) #0
  65
  66 ;============ v2f32
  67
  68 define <2 x float> @test_copysign_v2f32_v2f32(<2 x float> %a, <2 x float> %b) #0 {
  69 ; CHECK-LABEL: test_copysign_v2f32_v2f32:
  70 ; CHECK:       ; BB#0:
  71 ; CHECK-NEXT:    mov s2, v1[1]
  72 ; CHECK-NEXT:    mov s3, v0[1]
  73 ; CHECK-NEXT:    movi.4s v4, #0x80, lsl #24
  74 ; CHECK-NEXT:    bit.16b v3, v2, v4
  75 ; CHECK-NEXT:    bit.16b v0, v1, v4
  76 ; CHECK-NEXT:    ins.s v0[1], v3[0]
  77 ; CHECK-NEXT:    ret
  78   %r = call <2 x float> @llvm.copysign.v2f32(<2 x float> %a, <2 x float> %b)
  79   ret <2 x float> %r
  80 }
  81
  82 define <2 x float> @test_copysign_v2f32_v2f64(<2 x float> %a, <2 x double> %b) #0 {
  83 ; CHECK-LABEL: test_copysign_v2f32_v2f64:
  84 ; CHECK:       ; BB#0:
  85 ; CHECK-NEXT:    mov d2, v1[1]
  86 ; CHECK-NEXT:    mov s3, v0[1]
  87 ; CHECK-NEXT:    movi.4s v4, #0x80, lsl #24
  88 ; CHECK-NEXT:    fcvt s1, d1
  89 ; CHECK-NEXT:    fcvt s2, d2
  90 ; CHECK-NEXT:    bit.16b v3, v2, v4
  91 ; CHECK-NEXT:    bit.16b v0, v1, v4
  92 ; CHECK-NEXT:    ins.s v0[1], v3[0]
  93 ; CHECK-NEXT:    ret
  94   %tmp0 = fptrunc <2 x double> %b to <2 x float>
  95   %r = call <2 x float> @llvm.copysign.v2f32(<2 x float> %a, <2 x float> %tmp0)
  96   ret <2 x float> %r
  97 }
  98
  99 declare <2 x float> @llvm.copysign.v2f32(<2 x float> %a, <2 x float> %b) #0
 100
 101 ;============ v4f32
 102
 103 define <4 x float> @test_copysign_v4f32_v4f32(<4 x float> %a, <4 x float> %b) #0 {
 104 ; CHECK-LABEL: test_copysign_v4f32_v4f32:
 105 ; CHECK:       ; BB#0:
 106 ; CHECK-NEXT:    mov s2, v1[1]
 107 ; CHECK-NEXT:    mov s3, v0[1]
 108 ; CHECK-NEXT:    movi.4s v4, #0x80, lsl #24
 109 ; CHECK-NEXT:    mov s5, v0[2]
 110 ; CHECK-NEXT:    bit.16b v3, v2, v4
 111 ; CHECK-NEXT:    mov s2, v0[3]
 112 ; CHECK-NEXT:    mov s6, v1[2]
 113 ; CHECK-NEXT:    bit.16b v0, v1, v4
 114 ; CHECK-NEXT:    bit.16b v5, v6, v4
 115 ; CHECK-NEXT:    mov s1, v1[3]
 116 ; CHECK-NEXT:    ins.s v0[1], v3[0]
 117 ; CHECK-NEXT:    ins.s v0[2], v5[0]
 118 ; CHECK-NEXT:    bit.16b v2, v1, v4
 119 ; CHECK-NEXT:    ins.s v0[3], v2[0]
 120 ; CHECK-NEXT:    ret
 121   %r = call <4 x float> @llvm.copysign.v4f32(<4 x float> %a, <4 x float> %b)
 122   ret <4 x float> %r
 123 }
 124
 125 ; SplitVecOp #1
 126 define <4 x float> @test_copysign_v4f32_v4f64(<4 x float> %a, <4 x double> %b) #0 {
 127 ; CHECK-LABEL: test_copysign_v4f32_v4f64:
 128 ; CHECK:       ; BB#0:
 129 ; CHECK-NEXT:    mov s3, v0[1]
 130 ; CHECK-NEXT:    mov d4, v1[1]
 131 ; CHECK-NEXT:    movi.4s v5, #0x80, lsl #24
 132 ; CHECK-NEXT:    fcvt s1, d1
 133 ; CHECK-NEXT:    mov s6, v0[2]
 134 ; CHECK-NEXT:    mov s7, v0[3]
 135 ; CHECK-NEXT:    fcvt s16, d2
 136 ; CHECK-NEXT:    bit.16b v0, v1, v5
 137 ; CHECK-NEXT:    bit.16b v6, v16, v5
 138 ; CHECK-NEXT:    fcvt s1, d4
 139 ; CHECK-NEXT:    bit.16b v3, v1, v5
 140 ; CHECK-NEXT:    mov d1, v2[1]
 141 ; CHECK-NEXT:    fcvt s1, d1
 142 ; CHECK-NEXT:    ins.s v0[1], v3[0]
 143 ; CHECK-NEXT:    ins.s v0[2], v6[0]
 144 ; CHECK-NEXT:    bit.16b v7, v1, v5
 145 ; CHECK-NEXT:    ins.s v0[3], v7[0]
 146 ; CHECK-NEXT:    ret
 147   %tmp0 = fptrunc <4 x double> %b to <4 x float>
 148   %r = call <4 x float> @llvm.copysign.v4f32(<4 x float> %a, <4 x float> %tmp0)
 149   ret <4 x float> %r
 150 }
 151
 152 declare <4 x float> @llvm.copysign.v4f32(<4 x float> %a, <4 x float> %b) #0
 153
 154 ;============ v2f64
 155
 156 define <2 x double> @test_copysign_v2f64_v232(<2 x double> %a, <2 x float> %b) #0 {
 157 ; CHECK-LABEL: test_copysign_v2f64_v232:
 158 ; CHECK:       ; BB#0:
 159 ; CHECK-NEXT:    mov d2, v0[1]
 160 ; CHECK-NEXT:    mov s3, v1[1]
 161 ; CHECK-NEXT:    movi.2d v4, #0000000000000000
 162 ; CHECK-NEXT:    fcvt d1, s1
 163 ; CHECK-NEXT:    fcvt d3, s3
 164 ; CHECK-NEXT:    fneg.2d v4, v4
 165 ; CHECK-NEXT:    bit.16b v2, v3, v4
 166 ; CHECK-NEXT:    bit.16b v0, v1, v4
 167 ; CHECK-NEXT:    ins.d v0[1], v2[0]
 168 ; CHECK-NEXT:    ret
 169   %tmp0 = fpext <2 x float> %b to <2 x double>
 170   %r = call <2 x double> @llvm.copysign.v2f64(<2 x double> %a, <2 x double> %tmp0)
 171   ret <2 x double> %r
 172 }
 173
 174 define <2 x double> @test_copysign_v2f64_v2f64(<2 x double> %a, <2 x double> %b) #0 {
 175 ; CHECK-LABEL: test_copysign_v2f64_v2f64:
 176 ; CHECK:       ; BB#0:
 177 ; CHECK-NEXT:    mov d2, v1[1]
 178 ; CHECK-NEXT:    mov d3, v0[1]
 179 ; CHECK-NEXT:    movi.2d v4, #0000000000000000
 180 ; CHECK-NEXT:    fneg.2d v4, v4
 181 ; CHECK-NEXT:    bit.16b v3, v2, v4
 182 ; CHECK-NEXT:    bit.16b v0, v1, v4
 183 ; CHECK-NEXT:    ins.d v0[1], v3[0]
 184 ; CHECK-NEXT:    ret
 185   %r = call <2 x double> @llvm.copysign.v2f64(<2 x double> %a, <2 x double> %b)
 186   ret <2 x double> %r
 187 }
 188
 189 declare <2 x double> @llvm.copysign.v2f64(<2 x double> %a, <2 x double> %b) #0
 190
 191 ;============ v4f64
 192
 193 ; SplitVecRes mismatched
 194 define <4 x double> @test_copysign_v4f64_v4f32(<4 x double> %a, <4 x float> %b) #0 {
 195 ; CHECK-LABEL: test_copysign_v4f64_v4f32:
 196 ; CHECK:       ; BB#0:
 197 ; CHECK-NEXT:    ext.16b v3, v2, v2, #8
 198 ; CHECK-NEXT:    mov d4, v0[1]
 199 ; CHECK-NEXT:    mov s5, v2[1]
 200 ; CHECK-NEXT:    movi.2d v6, #0000000000000000
 201 ; CHECK-NEXT:    fcvt d2, s2
 202 ; CHECK-NEXT:    fcvt d5, s5
 203 ; CHECK-NEXT:    fneg.2d v6, v6
 204 ; CHECK-NEXT:    bit.16b v4, v5, v6
 205 ; CHECK-NEXT:    mov d5, v1[1]
 206 ; CHECK-NEXT:    bit.16b v0, v2, v6
 207 ; CHECK-NEXT:    mov s2, v3[1]
 208 ; CHECK-NEXT:    fcvt d3, s3
 209 ; CHECK-NEXT:    fcvt d2, s2
 210 ; CHECK-NEXT:    ins.d v0[1], v4[0]
 211 ; CHECK-NEXT:    bit.16b v5, v2, v6
 212 ; CHECK-NEXT:    bit.16b v1, v3, v6
 213 ; CHECK-NEXT:    ins.d v1[1], v5[0]
 214 ; CHECK-NEXT:    ret
 215   %tmp0 = fpext <4 x float> %b to <4 x double>
 216   %r = call <4 x double> @llvm.copysign.v4f64(<4 x double> %a, <4 x double> %tmp0)
 217   ret <4 x double> %r
 218 }
 219
 220 ; SplitVecRes same
 221 define <4 x double> @test_copysign_v4f64_v4f64(<4 x double> %a, <4 x double> %b) #0 {
 222 ; CHECK-LABEL: test_copysign_v4f64_v4f64:
 223 ; CHECK:       ; BB#0:
 224 ; CHECK-NEXT:    mov d4, v2[1]
 225 ; CHECK-NEXT:    mov d5, v0[1]
 226 ; CHECK-NEXT:    movi.2d v6, #0000000000000000
 227 ; CHECK-NEXT:    fneg.2d v6, v6
 228 ; CHECK-NEXT:    bit.16b v5, v4, v6
 229 ; CHECK-NEXT:    mov d4, v3[1]
 230 ; CHECK-NEXT:    bit.16b v0, v2, v6
 231 ; CHECK-NEXT:    mov d2, v1[1]
 232 ; CHECK-NEXT:    bit.16b v2, v4, v6
 233 ; CHECK-NEXT:    bit.16b v1, v3, v6
 234 ; CHECK-NEXT:    ins.d v0[1], v5[0]
 235 ; CHECK-NEXT:    ins.d v1[1], v2[0]
 236 ; CHECK-NEXT:    ret
 237   %r = call <4 x double> @llvm.copysign.v4f64(<4 x double> %a, <4 x double> %b)
 238   ret <4 x double> %r
 239 }
 240
 241 declare <4 x double> @llvm.copysign.v4f64(<4 x double> %a, <4 x double> %b) #0
 242
 243 attributes #0 = { nounwind }