test/CodeGen/ARM/rev.ll

   1 ; RUN: llc < %s -march=arm -mattr=+v6 | FileCheck %s
   2
   3 define i32 @test1(i32 %X) nounwind {
   4 ; CHECK: test1
   5 ; CHECK: rev16 r0, r0
   6         %tmp1 = lshr i32 %X, 8
   7         %X15 = bitcast i32 %X to i32
   8         %tmp4 = shl i32 %X15, 8
   9         %tmp2 = and i32 %tmp1, 16711680
  10         %tmp5 = and i32 %tmp4, -16777216
  11         %tmp9 = and i32 %tmp1, 255
  12         %tmp13 = and i32 %tmp4, 65280
  13         %tmp6 = or i32 %tmp5, %tmp2
  14         %tmp10 = or i32 %tmp6, %tmp13
  15         %tmp14 = or i32 %tmp10, %tmp9
  16         ret i32 %tmp14
  17 }
  18
  19 define i32 @test2(i32 %X) nounwind {
  20 ; CHECK: test2
  21 ; CHECK: revsh r0, r0
  22         %tmp1 = lshr i32 %X, 8
  23         %tmp1.upgrd.1 = trunc i32 %tmp1 to i16
  24         %tmp3 = trunc i32 %X to i16
  25         %tmp2 = and i16 %tmp1.upgrd.1, 255
  26         %tmp4 = shl i16 %tmp3, 8
  27         %tmp5 = or i16 %tmp2, %tmp4
  28         %tmp5.upgrd.2 = sext i16 %tmp5 to i32
  29         ret i32 %tmp5.upgrd.2
  30 }
  31
  32 ; rdar://9147637
  33 define i32 @test3(i16 zeroext %a) nounwind {
  34 entry:
  35 ; CHECK: test3:
  36 ; CHECK: revsh r0, r0
  37   %0 = tail call i16 @llvm.bswap.i16(i16 %a)
  38   %1 = sext i16 %0 to i32
  39   ret i32 %1
  40 }
  41
  42 declare i16 @llvm.bswap.i16(i16) nounwind readnone
  43
  44 define i32 @test4(i16 zeroext %a) nounwind {
  45 entry:
  46 ; CHECK: test4:
  47 ; CHECK: revsh r0, r0
  48   %conv = zext i16 %a to i32
  49   %shr9 = lshr i16 %a, 8
  50   %conv2 = zext i16 %shr9 to i32
  51   %shl = shl nuw nsw i32 %conv, 8
  52   %or = or i32 %conv2, %shl
  53   %sext = shl i32 %or, 16
  54   %conv8 = ashr exact i32 %sext, 16
  55   ret i32 %conv8
  56 }
  57
  58 ; rdar://9609059
  59 define i32 @test5(i32 %i) nounwind readnone {
  60 entry:
  61 ; CHECK: test5
  62 ; CHECK: revsh r0, r0
  63   %shl = shl i32 %i, 24
  64   %shr = ashr exact i32 %shl, 16
  65   %shr23 = lshr i32 %i, 8
  66   %and = and i32 %shr23, 255
  67   %or = or i32 %shr, %and
  68   ret i32 %or
  69 }