test/CodeGen/ARM/select-imm.ll

   1 ; RUN: llc < %s -march=arm                  | FileCheck %s --check-prefix=ARM
   2 ; RUN: llc < %s -march=arm -mattr=+thumb2   | FileCheck %s --check-prefix=ARMT2
   3 ; RUN: llc < %s -march=thumb -mattr=+thumb2 | FileCheck %s --check-prefix=THUMB2
   4
   5 define i32 @t1(i32 %c) nounwind readnone {
   6 entry:
   7 ; ARM: t1:
   8 ; ARM: mov [[R1:r[0-9]+]], #101
   9 ; ARM: orr [[R1b:r[0-9]+]], [[R1]], #1, #24
  10 ; ARM: movgt r0, #123
  11
  12 ; ARMT2: t1:
  13 ; ARMT2: movw r0, #357
  14 ; ARMT2: movgt r0, #123
  15
  16 ; THUMB2: t1:
  17 ; THUMB2: movw r0, #357
  18 ; THUMB2: movgt r0, #123
  19
  20   %0 = icmp sgt i32 %c, 1
  21   %1 = select i1 %0, i32 123, i32 357
  22   ret i32 %1
  23 }
  24
  25 define i32 @t2(i32 %c) nounwind readnone {
  26 entry:
  27 ; ARM: t2:
  28 ; ARM: mov r0, #123
  29 ; ARM: movgt r0, #101
  30 ; ARM: orrgt r0, r0, #1, #24
  31
  32 ; ARMT2: t2:
  33 ; ARMT2: mov r0, #123
  34 ; ARMT2: movwgt r0, #357
  35
  36 ; THUMB2: t2:
  37 ; THUMB2: mov{{(s|\.w)}} r0, #123
  38 ; THUMB2: movwgt r0, #357
  39
  40   %0 = icmp sgt i32 %c, 1
  41   %1 = select i1 %0, i32 357, i32 123
  42   ret i32 %1
  43 }
  44
  45 define i32 @t3(i32 %a) nounwind readnone {
  46 entry:
  47 ; ARM: t3:
  48 ; ARM: mov r0, #0
  49 ; ARM: moveq r0, #1
  50
  51 ; ARMT2: t3:
  52 ; ARMT2: mov r0, #0
  53 ; ARMT2: moveq r0, #1
  54
  55 ; THUMB2: t3:
  56 ; THUMB2: mov{{(s|\.w)}} r0, #0
  57 ; THUMB2: moveq r0, #1
  58   %0 = icmp eq i32 %a, 160
  59   %1 = zext i1 %0 to i32
  60   ret i32 %1
  61 }
  62
  63 define i32 @t4(i32 %a, i32 %b, i32 %x) nounwind {
  64 entry:
  65 ; ARM: t4:
  66 ; ARM: ldr
  67 ; ARM: movlt
  68
  69 ; ARMT2: t4:
  70 ; ARMT2: movwlt [[R0:r[0-9]+]], #65365
  71 ; ARMT2: movtlt [[R0]], #65365
  72
  73 ; THUMB2: t4:
  74 ; THUMB2: mvnlt.w [[R0:r[0-9]+]], #11141290
  75   %0 = icmp slt i32 %a, %b
  76   %1 = select i1 %0, i32 4283826005, i32 %x
  77   ret i32 %1
  78 }