test/CodeGen/ARM/vabs.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vabs\\.s8} %t | count 2
   3 ; RUN: grep {vabs\\.s16} %t | count 2
   4 ; RUN: grep {vabs\\.s32} %t | count 2
   5 ; RUN: grep {vabs\\.f32} %t | count 2
   6
   7 define <8 x i8> @vabss8(<8 x i8>* %A) nounwind {
   8         %tmp1 = load <8 x i8>* %A
   9         %tmp2 = call <8 x i8> @llvm.arm.neon.vabs.v8i8(<8 x i8> %tmp1)
  10         ret <8 x i8> %tmp2
  11 }
  12
  13 define <4 x i16> @vabss16(<4 x i16>* %A) nounwind {
  14         %tmp1 = load <4 x i16>* %A
  15         %tmp2 = call <4 x i16> @llvm.arm.neon.vabs.v4i16(<4 x i16> %tmp1)
  16         ret <4 x i16> %tmp2
  17 }
  18
  19 define <2 x i32> @vabss32(<2 x i32>* %A) nounwind {
  20         %tmp1 = load <2 x i32>* %A
  21         %tmp2 = call <2 x i32> @llvm.arm.neon.vabs.v2i32(<2 x i32> %tmp1)
  22         ret <2 x i32> %tmp2
  23 }
  24
  25 define <2 x float> @vabsf32(<2 x float>* %A) nounwind {
  26         %tmp1 = load <2 x float>* %A
  27         %tmp2 = call <2 x float> @llvm.arm.neon.vabsf.v2f32(<2 x float> %tmp1)
  28         ret <2 x float> %tmp2
  29 }
  30
  31 define <16 x i8> @vabsQs8(<16 x i8>* %A) nounwind {
  32         %tmp1 = load <16 x i8>* %A
  33         %tmp2 = call <16 x i8> @llvm.arm.neon.vabs.v16i8(<16 x i8> %tmp1)
  34         ret <16 x i8> %tmp2
  35 }
  36
  37 define <8 x i16> @vabsQs16(<8 x i16>* %A) nounwind {
  38         %tmp1 = load <8 x i16>* %A
  39         %tmp2 = call <8 x i16> @llvm.arm.neon.vabs.v8i16(<8 x i16> %tmp1)
  40         ret <8 x i16> %tmp2
  41 }
  42
  43 define <4 x i32> @vabsQs32(<4 x i32>* %A) nounwind {
  44         %tmp1 = load <4 x i32>* %A
  45         %tmp2 = call <4 x i32> @llvm.arm.neon.vabs.v4i32(<4 x i32> %tmp1)
  46         ret <4 x i32> %tmp2
  47 }
  48
  49 define <4 x float> @vabsQf32(<4 x float>* %A) nounwind {
  50         %tmp1 = load <4 x float>* %A
  51         %tmp2 = call <4 x float> @llvm.arm.neon.vabsf.v4f32(<4 x float> %tmp1)
  52         ret <4 x float> %tmp2
  53 }
  54
  55 declare <8 x i8>  @llvm.arm.neon.vabs.v8i8(<8 x i8>) nounwind readnone
  56 declare <4 x i16> @llvm.arm.neon.vabs.v4i16(<4 x i16>) nounwind readnone
  57 declare <2 x i32> @llvm.arm.neon.vabs.v2i32(<2 x i32>) nounwind readnone
  58 declare <2 x float> @llvm.arm.neon.vabsf.v2f32(<2 x float>) nounwind readnone
  59
  60 declare <16 x i8> @llvm.arm.neon.vabs.v16i8(<16 x i8>) nounwind readnone
  61 declare <8 x i16> @llvm.arm.neon.vabs.v8i16(<8 x i16>) nounwind readnone
  62 declare <4 x i32> @llvm.arm.neon.vabs.v4i32(<4 x i32>) nounwind readnone
  63 declare <4 x float> @llvm.arm.neon.vabsf.v4f32(<4 x float>) nounwind readnone
  64