test/CodeGen/ARM/vaddhn.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vaddhni16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
   4 ;CHECK: vaddhni16:
   5 ;CHECK: vaddhn.i16
   6         %tmp1 = load <8 x i16>* %A
   7         %tmp2 = load <8 x i16>* %B
   8         %tmp3 = call <8 x i8> @llvm.arm.neon.vaddhn.v8i8(<8 x i16> %tmp1, <8 x i16> %tmp2)
   9         ret <8 x i8> %tmp3
  10 }
  11
  12 define <4 x i16> @vaddhni32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  13 ;CHECK: vaddhni32:
  14 ;CHECK: vaddhn.i32
  15         %tmp1 = load <4 x i32>* %A
  16         %tmp2 = load <4 x i32>* %B
  17         %tmp3 = call <4 x i16> @llvm.arm.neon.vaddhn.v4i16(<4 x i32> %tmp1, <4 x i32> %tmp2)
  18         ret <4 x i16> %tmp3
  19 }
  20
  21 define <2 x i32> @vaddhni64(<2 x i64>* %A, <2 x i64>* %B) nounwind {
  22 ;CHECK: vaddhni64:
  23 ;CHECK: vaddhn.i64
  24         %tmp1 = load <2 x i64>* %A
  25         %tmp2 = load <2 x i64>* %B
  26         %tmp3 = call <2 x i32> @llvm.arm.neon.vaddhn.v2i32(<2 x i64> %tmp1, <2 x i64> %tmp2)
  27         ret <2 x i32> %tmp3
  28 }
  29
  30 declare <8 x i8>  @llvm.arm.neon.vaddhn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
  31 declare <4 x i16> @llvm.arm.neon.vaddhn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
  32 declare <2 x i32> @llvm.arm.neon.vaddhn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone