test/CodeGen/ARM/vdup_lane.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep vdup.8 %t | count 2
   3 ; RUN: grep vdup.16 %t | count 2
   4 ; RUN: grep vdup.32 %t | count 4
   5
   6 define <8 x i8> @vduplane8(<8 x i8>* %A) nounwind {
   7         %tmp1 = load <8 x i8>* %A
   8         %tmp2 = shufflevector <8 x i8> %tmp1, <8 x i8> undef, <8 x i32> < i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1 >
   9         ret <8 x i8> %tmp2
  10 }
  11
  12 define <4 x i16> @vduplane16(<4 x i16>* %A) nounwind {
  13         %tmp1 = load <4 x i16>* %A
  14         %tmp2 = shufflevector <4 x i16> %tmp1, <4 x i16> undef, <4 x i32> < i32 1, i32 1, i32 1, i32 1 >
  15         ret <4 x i16> %tmp2
  16 }
  17
  18 define <2 x i32> @vduplane32(<2 x i32>* %A) nounwind {
  19         %tmp1 = load <2 x i32>* %A
  20         %tmp2 = shufflevector <2 x i32> %tmp1, <2 x i32> undef, <2 x i32> < i32 1, i32 1 >
  21         ret <2 x i32> %tmp2
  22 }
  23
  24 define <2 x float> @vduplanefloat(<2 x float>* %A) nounwind {
  25         %tmp1 = load <2 x float>* %A
  26         %tmp2 = shufflevector <2 x float> %tmp1, <2 x float> undef, <2 x i32> < i32 1, i32 1 >
  27         ret <2 x float> %tmp2
  28 }
  29
  30 define <16 x i8> @vduplaneQ8(<8 x i8>* %A) nounwind {
  31         %tmp1 = load <8 x i8>* %A
  32         %tmp2 = shufflevector <8 x i8> %tmp1, <8 x i8> undef, <16 x i32> < i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1 >
  33         ret <16 x i8> %tmp2
  34 }
  35
  36 define <8 x i16> @vduplaneQ16(<4 x i16>* %A) nounwind {
  37         %tmp1 = load <4 x i16>* %A
  38         %tmp2 = shufflevector <4 x i16> %tmp1, <4 x i16> undef, <8 x i32> < i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1 >
  39         ret <8 x i16> %tmp2
  40 }
  41
  42 define <4 x i32> @vduplaneQ32(<2 x i32>* %A) nounwind {
  43         %tmp1 = load <2 x i32>* %A
  44         %tmp2 = shufflevector <2 x i32> %tmp1, <2 x i32> undef, <4 x i32> < i32 1, i32 1, i32 1, i32 1 >
  45         ret <4 x i32> %tmp2
  46 }
  47
  48 define <4 x float> @vduplaneQfloat(<2 x float>* %A) nounwind {
  49         %tmp1 = load <2 x float>* %A
  50         %tmp2 = shufflevector <2 x float> %tmp1, <2 x float> undef, <4 x i32> < i32 1, i32 1, i32 1, i32 1 >
  51         ret <4 x float> %tmp2
  52 }