test/CodeGen/ARM/vmvn.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep vmvn %t | count 8
   3 ; Note: function names do not include "vmvn" to allow simple grep for opcodes
   4
   5 define <8 x i8> @v_mvni8(<8 x i8>* %A) nounwind {
   6         %tmp1 = load <8 x i8>* %A
   7         %tmp2 = xor <8 x i8> %tmp1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1 >
   8         ret <8 x i8> %tmp2
   9 }
  10
  11 define <4 x i16> @v_mvni16(<4 x i16>* %A) nounwind {
  12         %tmp1 = load <4 x i16>* %A
  13         %tmp2 = xor <4 x i16> %tmp1, < i16 -1, i16 -1, i16 -1, i16 -1 >
  14         ret <4 x i16> %tmp2
  15 }
  16
  17 define <2 x i32> @v_mvni32(<2 x i32>* %A) nounwind {
  18         %tmp1 = load <2 x i32>* %A
  19         %tmp2 = xor <2 x i32> %tmp1, < i32 -1, i32 -1 >
  20         ret <2 x i32> %tmp2
  21 }
  22
  23 define <1 x i64> @v_mvni64(<1 x i64>* %A) nounwind {
  24         %tmp1 = load <1 x i64>* %A
  25         %tmp2 = xor <1 x i64> %tmp1, < i64 -1 >
  26         ret <1 x i64> %tmp2
  27 }
  28
  29 define <16 x i8> @v_mvnQi8(<16 x i8>* %A) nounwind {
  30         %tmp1 = load <16 x i8>* %A
  31         %tmp2 = xor <16 x i8> %tmp1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1 >
  32         ret <16 x i8> %tmp2
  33 }
  34
  35 define <8 x i16> @v_mvnQi16(<8 x i16>* %A) nounwind {
  36         %tmp1 = load <8 x i16>* %A
  37         %tmp2 = xor <8 x i16> %tmp1, < i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1 >
  38         ret <8 x i16> %tmp2
  39 }
  40
  41 define <4 x i32> @v_mvnQi32(<4 x i32>* %A) nounwind {
  42         %tmp1 = load <4 x i32>* %A
  43         %tmp2 = xor <4 x i32> %tmp1, < i32 -1, i32 -1, i32 -1, i32 -1 >
  44         ret <4 x i32> %tmp2
  45 }
  46
  47 define <2 x i64> @v_mvnQi64(<2 x i64>* %A) nounwind {
  48         %tmp1 = load <2 x i64>* %A
  49         %tmp2 = xor <2 x i64> %tmp1, < i64 -1, i64 -1 >
  50         ret <2 x i64> %tmp2
  51 }