test/CodeGen/ARM/vqdmlsl.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vqdmlsl\\.s16} %t | count 1
   3 ; RUN: grep {vqdmlsl\\.s32} %t | count 1
   4
   5 define <4 x i32> @vqdmlsls16(<4 x i32>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
   6         %tmp1 = load <4 x i32>* %A
   7         %tmp2 = load <4 x i16>* %B
   8         %tmp3 = load <4 x i16>* %C
   9         %tmp4 = call <4 x i32> @llvm.arm.neon.vqdmlsl.v4i32(<4 x i32> %tmp1, <4 x i16> %tmp2, <4 x i16> %tmp3)
  10         ret <4 x i32> %tmp4
  11 }
  12
  13 define <2 x i64> @vqdmlsls32(<2 x i64>* %A, <2 x i32>* %B, <2 x i32>* %C) nounwind {
  14         %tmp1 = load <2 x i64>* %A
  15         %tmp2 = load <2 x i32>* %B
  16         %tmp3 = load <2 x i32>* %C
  17         %tmp4 = call <2 x i64> @llvm.arm.neon.vqdmlsl.v2i64(<2 x i64> %tmp1, <2 x i32> %tmp2, <2 x i32> %tmp3)
  18         ret <2 x i64> %tmp4
  19 }
  20
  21 declare <4 x i32>  @llvm.arm.neon.vqdmlsl.v4i32(<4 x i32>, <4 x i16>, <4 x i16>) nounwind readnone
  22 declare <2 x i64>  @llvm.arm.neon.vqdmlsl.v2i64(<2 x i64>, <2 x i32>, <2 x i32>) nounwind readnone