test/CodeGen/ARM/vqdmull.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep {vqdmull\\.s16} %t | count 1
   3 ; RUN: grep {vqdmull\\.s32} %t | count 1
   4
   5 define <4 x i32> @vqdmulls16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
   6         %tmp1 = load <4 x i16>* %A
   7         %tmp2 = load <4 x i16>* %B
   8         %tmp3 = call <4 x i32> @llvm.arm.neon.vqdmull.v4i32(<4 x i16> %tmp1, <4 x i16> %tmp2)
   9         ret <4 x i32> %tmp3
  10 }
  11
  12 define <2 x i64> @vqdmulls32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  13         %tmp1 = load <2 x i32>* %A
  14         %tmp2 = load <2 x i32>* %B
  15         %tmp3 = call <2 x i64> @llvm.arm.neon.vqdmull.v2i64(<2 x i32> %tmp1, <2 x i32> %tmp2)
  16         ret <2 x i64> %tmp3
  17 }
  18
  19 declare <4 x i32>  @llvm.arm.neon.vqdmull.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
  20 declare <2 x i64>  @llvm.arm.neon.vqdmull.v2i64(<2 x i32>, <2 x i32>) nounwind readnone