test/CodeGen/ARM/vrsqrte.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <2 x i32> @vrsqrtei32(<2 x i32>* %A) nounwind {
   4 ;CHECK: vrsqrtei32:
   5 ;CHECK: vrsqrte.u32
   6         %tmp1 = load <2 x i32>* %A
   7         %tmp2 = call <2 x i32> @llvm.arm.neon.vrsqrte.v2i32(<2 x i32> %tmp1)
   8         ret <2 x i32> %tmp2
   9 }
  10
  11 define <4 x i32> @vrsqrteQi32(<4 x i32>* %A) nounwind {
  12 ;CHECK: vrsqrteQi32:
  13 ;CHECK: vrsqrte.u32
  14         %tmp1 = load <4 x i32>* %A
  15         %tmp2 = call <4 x i32> @llvm.arm.neon.vrsqrte.v4i32(<4 x i32> %tmp1)
  16         ret <4 x i32> %tmp2
  17 }
  18
  19 define <2 x float> @vrsqrtef32(<2 x float>* %A) nounwind {
  20 ;CHECK: vrsqrtef32:
  21 ;CHECK: vrsqrte.f32
  22         %tmp1 = load <2 x float>* %A
  23         %tmp2 = call <2 x float> @llvm.arm.neon.vrsqrte.v2f32(<2 x float> %tmp1)
  24         ret <2 x float> %tmp2
  25 }
  26
  27 define <4 x float> @vrsqrteQf32(<4 x float>* %A) nounwind {
  28 ;CHECK: vrsqrteQf32:
  29 ;CHECK: vrsqrte.f32
  30         %tmp1 = load <4 x float>* %A
  31         %tmp2 = call <4 x float> @llvm.arm.neon.vrsqrte.v4f32(<4 x float> %tmp1)
  32         ret <4 x float> %tmp2
  33 }
  34
  35 declare <2 x i32> @llvm.arm.neon.vrsqrte.v2i32(<2 x i32>) nounwind readnone
  36 declare <4 x i32> @llvm.arm.neon.vrsqrte.v4i32(<4 x i32>) nounwind readnone
  37
  38 declare <2 x float> @llvm.arm.neon.vrsqrte.v2f32(<2 x float>) nounwind readnone
  39 declare <4 x float> @llvm.arm.neon.vrsqrte.v4f32(<4 x float>) nounwind readnone