test/CodeGen/ARM/vuzp.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon | FileCheck %s
   2
   3 %struct.__builtin_neon_v8qi2 = type { <8 x i8>,  <8 x i8> }
   4 %struct.__builtin_neon_v4hi2 = type { <4 x i16>, <4 x i16> }
   5 %struct.__builtin_neon_v2si2 = type { <2 x i32>, <2 x i32> }
   6 %struct.__builtin_neon_v2sf2 = type { <2 x float>, <2 x float> }
   7
   8 %struct.__builtin_neon_v16qi2 = type { <16 x i8>, <16 x i8> }
   9 %struct.__builtin_neon_v8hi2  = type { <8 x i16>, <8 x i16> }
  10 %struct.__builtin_neon_v4si2  = type { <4 x i32>, <4 x i32> }
  11 %struct.__builtin_neon_v4sf2  = type { <4 x float>, <4 x float> }
  12
  13 define <8 x i8> @vuzpi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  14 ;CHECK: vuzpi8:
  15 ;CHECK: vuzp.8
  16         %tmp1 = load <8 x i8>* %A
  17         %tmp2 = load <8 x i8>* %B
  18         %tmp3 = shufflevector <8 x i8> %tmp1, <8 x i8> %tmp2, <8 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14>
  19         %tmp4 = shufflevector <8 x i8> %tmp1, <8 x i8> %tmp2, <8 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15>
  20         %tmp5 = add <8 x i8> %tmp3, %tmp4
  21         ret <8 x i8> %tmp5
  22 }
  23
  24 define <4 x i16> @vuzpi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  25 ;CHECK: vuzpi16:
  26 ;CHECK: vuzp.16
  27         %tmp1 = load <4 x i16>* %A
  28         %tmp2 = load <4 x i16>* %B
  29         %tmp3 = shufflevector <4 x i16> %tmp1, <4 x i16> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  30         %tmp4 = shufflevector <4 x i16> %tmp1, <4 x i16> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  31         %tmp5 = add <4 x i16> %tmp3, %tmp4
  32         ret <4 x i16> %tmp5
  33 }
  34
  35 ; VUZP.32 is equivalent to VTRN.32 for 64-bit vectors.
  36
  37 define <16 x i8> @vuzpQi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  38 ;CHECK: vuzpQi8:
  39 ;CHECK: vuzp.8
  40         %tmp1 = load <16 x i8>* %A
  41         %tmp2 = load <16 x i8>* %B
  42         %tmp3 = shufflevector <16 x i8> %tmp1, <16 x i8> %tmp2, <16 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14, i32 16, i32 18, i32 20, i32 22, i32 24, i32 26, i32 28, i32 30>
  43         %tmp4 = shufflevector <16 x i8> %tmp1, <16 x i8> %tmp2, <16 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15, i32 17, i32 19, i32 21, i32 23, i32 25, i32 27, i32 29, i32 31>
  44         %tmp5 = add <16 x i8> %tmp3, %tmp4
  45         ret <16 x i8> %tmp5
  46 }
  47
  48 define <8 x i16> @vuzpQi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  49 ;CHECK: vuzpQi16:
  50 ;CHECK: vuzp.16
  51         %tmp1 = load <8 x i16>* %A
  52         %tmp2 = load <8 x i16>* %B
  53         %tmp3 = shufflevector <8 x i16> %tmp1, <8 x i16> %tmp2, <8 x i32> <i32 0, i32 2, i32 4, i32 6, i32 8, i32 10, i32 12, i32 14>
  54         %tmp4 = shufflevector <8 x i16> %tmp1, <8 x i16> %tmp2, <8 x i32> <i32 1, i32 3, i32 5, i32 7, i32 9, i32 11, i32 13, i32 15>
  55         %tmp5 = add <8 x i16> %tmp3, %tmp4
  56         ret <8 x i16> %tmp5
  57 }
  58
  59 define <4 x i32> @vuzpQi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  60 ;CHECK: vuzpQi32:
  61 ;CHECK: vuzp.32
  62         %tmp1 = load <4 x i32>* %A
  63         %tmp2 = load <4 x i32>* %B
  64         %tmp3 = shufflevector <4 x i32> %tmp1, <4 x i32> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  65         %tmp4 = shufflevector <4 x i32> %tmp1, <4 x i32> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  66         %tmp5 = add <4 x i32> %tmp3, %tmp4
  67         ret <4 x i32> %tmp5
  68 }
  69
  70 define <4 x float> @vuzpQf(<4 x float>* %A, <4 x float>* %B) nounwind {
  71 ;CHECK: vuzpQf:
  72 ;CHECK: vuzp.32
  73         %tmp1 = load <4 x float>* %A
  74         %tmp2 = load <4 x float>* %B
  75         %tmp3 = shufflevector <4 x float> %tmp1, <4 x float> %tmp2, <4 x i32> <i32 0, i32 2, i32 4, i32 6>
  76         %tmp4 = shufflevector <4 x float> %tmp1, <4 x float> %tmp2, <4 x i32> <i32 1, i32 3, i32 5, i32 7>
  77         %tmp5 = add <4 x float> %tmp3, %tmp4
  78         ret <4 x float> %tmp5
  79 }