ARM64: handle v1i1 types arising from setcc properly.
[oota-llvm.git] / test / CodeGen / ARM64 / fast-isel-call.ll
1 ; RUN: llc < %s -O0 -fast-isel-abort -mtriple=arm64-apple-darwin | FileCheck %s
2
3 define void @call0() nounwind {
4 entry:
5   ret void
6 }
7
8 define void @foo0() nounwind {
9 entry:
10 ; CHECK: foo0
11 ; CHECK: bl _call0
12   call void @call0()
13   ret void
14 }
15
16 define i32 @call1(i32 %a) nounwind {
17 entry:
18   %a.addr = alloca i32, align 4
19   store i32 %a, i32* %a.addr, align 4
20   %tmp = load i32* %a.addr, align 4
21   ret i32 %tmp
22 }
23
24 define i32 @foo1(i32 %a) nounwind {
25 entry:
26 ; CHECK: foo1
27 ; CHECK: stur w0, [fp, #-4]
28 ; CHECK-NEXT: ldur w0, [fp, #-4]
29 ; CHECK-NEXT: bl _call1
30   %a.addr = alloca i32, align 4
31   store i32 %a, i32* %a.addr, align 4
32   %tmp = load i32* %a.addr, align 4
33   %call = call i32 @call1(i32 %tmp)
34   ret i32 %call
35 }
36
37 define i32 @sext_(i8 %a, i16 %b) nounwind {
38 entry:
39 ; CHECK: @sext_
40 ; CHECK: sxtb w0, w0
41 ; CHECK: sxth w1, w1
42 ; CHECK: bl _foo_sext_
43   call void @foo_sext_(i8 signext %a, i16 signext %b)
44   ret i32 0
45 }
46
47 declare void @foo_sext_(i8 %a, i16 %b)
48
49 define i32 @zext_(i8 %a, i16 %b) nounwind {
50 entry:
51 ; CHECK: @zext_
52 ; CHECK: uxtb w0, w0
53 ; CHECK: uxth w1, w1
54   call void @foo_zext_(i8 zeroext %a, i16 zeroext %b)
55   ret i32 0
56 }
57
58 declare void @foo_zext_(i8 %a, i16 %b)
59
60 define i32 @t1(i32 %argc, i8** nocapture %argv) {
61 entry:
62 ; CHECK: @t1
63 ; The last parameter will be passed on stack via i8.
64 ; CHECK: strb w{{[0-9]+}}, [sp]
65 ; CHECK-NEXT: bl _bar
66   %call = call i32 @bar(i8 zeroext 0, i8 zeroext -8, i8 zeroext -69, i8 zeroext 28, i8 zeroext 40, i8 zeroext -70, i8 zeroext 28, i8 zeroext 39, i8 zeroext -41)
67   ret i32 0
68 }
69
70 declare i32 @bar(i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext, i8 zeroext)
71
72 ; Test materialization of integers.  Target-independent selector handles this.
73 define i32 @t2() {
74 entry:
75 ; CHECK: @t2
76 ; CHECK: movz x0, #0
77 ; CHECK: orr w1, wzr, #0xfffffff8
78 ; CHECK: orr w[[REG:[0-9]+]], wzr, #0x3ff
79 ; CHECK: orr w[[REG2:[0-9]+]], wzr, #0x2
80 ; CHECK: movz w[[REG3:[0-9]+]], #0
81 ; CHECK: orr w[[REG4:[0-9]+]], wzr, #0x1
82 ; CHECK: uxth w2, w[[REG]]
83 ; CHECK: sxtb w3, w[[REG2]]
84 ; CHECK: and w4, w[[REG3]], #0x1
85 ; CHECK: and w5, w[[REG4]], #0x1
86 ; CHECK: bl     _func2
87   %call = call i32 @func2(i64 zeroext 0, i32 signext -8, i16 zeroext 1023, i8 signext -254, i1 zeroext 0, i1 zeroext 1)
88   ret i32 0
89 }
90
91 declare i32 @func2(i64 zeroext, i32 signext, i16 zeroext, i8 signext, i1 zeroext, i1 zeroext)