test/CodeGen/CellSPU/div_ops.ll

   1 ; RUN: llc --march=cellspu %s -o - | FileCheck %s
   2
   3 ; signed division rounds towards zero, rotma don't.
   4 define i32 @sdivide (i32 %val )
   5 {
   6 ; CHECK: rotmai
   7 ; CHECK: rotmi
   8 ; CHECK: a
   9 ; CHECK: rotmai
  10 ; CHECK: bi $lr
  11    %rv = sdiv i32 %val, 4
  12    ret i32 %rv
  13 }
  14
  15 define i32 @udivide (i32 %val )
  16 {
  17 ; CHECK: rotmi
  18 ; CHECK: bi $lr
  19    %rv = udiv i32 %val, 4
  20    ret i32 %rv
  21 }
  22