test/CodeGen/CellSPU/immed64.ll

   1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
   2 ; RUN: grep lqa      %t1.s | count 13
   3 ; RUN: grep il       %t1.s | count 22
   4 ; RUN: grep shufb    %t1.s | count 13
   5 ; RUN: grep    65520 %t1.s | count 1
   6 ; RUN: grep    43981 %t1.s | count 1
   7 ; RUN: grep    13702 %t1.s | count 1
   8 ; RUN: grep       81 %t1.s | count 2
   9 ; RUN: grep    28225 %t1.s | count 1
  10 ; RUN: grep    30720 %t1.s | count 1
  11 ; RUN: grep      192 %t1.s | count 32
  12 ; RUN: grep      128 %t1.s | count 30
  13 ; RUN: grep      224 %t1.s | count 2
  14
  15 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
  16 target triple = "spu"
  17
  18 ;  1311768467750121234 => 0x 12345678 abcdef12 (4660,22136/43981,61202)
  19 ; 18446744073709551591 => 0x ffffffff ffffffe7 (-25)
  20 ; 18446744073708516742 => 0x ffffffff fff03586 (-1034874)
  21 ;              5308431 => 0x 00000000 0051000F
  22 ;  9223372038704560128 => 0x 80000000 6e417800
  23
  24 define i64 @i64_const_1() {
  25   ret i64  1311768467750121234          ;; Constant pool spill
  26 }
  27
  28 define i64 @i64_const_2() {
  29   ret i64 18446744073709551591          ;; IL/SHUFB
  30 }
  31
  32 define i64 @i64_const_3() {
  33   ret i64 18446744073708516742          ;; IHLU/IOHL/SHUFB
  34 }
  35
  36 define i64 @i64_const_4() {
  37   ret i64              5308431          ;; ILHU/IOHL/SHUFB
  38 }
  39
  40 define i64 @i64_const_5() {
  41   ret i64                  511          ;; IL/SHUFB
  42 }
  43
  44 define i64 @i64_const_6() {
  45   ret i64                 -512          ;; IL/SHUFB
  46 }
  47
  48 define i64 @i64_const_7() {
  49   ret i64  9223372038704560128          ;; IHLU/IOHL/SHUFB
  50 }
  51
  52 define i64 @i64_const_8() {
  53   ret i64 0                             ;; IL
  54 }
  55
  56 define i64 @i64_const_9() {
  57   ret i64 -1                            ;; IL
  58 }
  59
  60 define i64 @i64_const_10() {
  61   ret i64 281470681808895                ;; IL 65535
  62 }
  63
  64 ; 0x4005bf0a8b145769 ->
  65 ;   (ILHU 0x4005 [16389]/IOHL 0xbf0a [48906])
  66 ;   (ILHU 0x8b14 [35604]/IOHL 0x5769 [22377])
  67 define double @f64_const_1() {
  68  ret double 0x4005bf0a8b145769        ;; ILHU/IOHL via pattern
  69 }
  70
  71 define double @f64_const_2() {
  72  ret double 0x0010000000000000
  73 }
  74
  75 define double @f64_const_3() {
  76  ret double 0x7fefffffffffffff
  77 }
  78
  79 define double @f64_const_4() {
  80  ret double 0x400921fb54442d18
  81 }
  82
  83 define double @f64_const_5() {
  84   ret double 0xbff6a09e667f3bcd         ;; ILHU/IOHL via pattern
  85 }
  86
  87 define double @f64_const_6() {
  88   ret double 0x3ff6a09e667f3bcd
  89 }
  90
  91 define double @f64_const_7() {
  92   ret double 0.000000e+00
  93 }