1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
2 ; RUN: grep mpy %t1.s | count 44
3 ; RUN: grep mpyu %t1.s | count 4
4 ; RUN: grep mpyh %t1.s | count 10
5 ; RUN: grep mpyhh %t1.s | count 2
6 ; RUN: grep rotma %t1.s | count 12
7 ; RUN: grep rotmahi %t1.s | count 4
8 ; RUN: grep and %t1.s | count 2
9 ; RUN: grep selb %t1.s | count 6
10 ; RUN: grep fsmbi %t1.s | count 4
11 ; RUN: grep shli %t1.s | count 4
12 ; RUN: grep shlhi %t1.s | count 4
13 ; RUN: grep ila %t1.s | count 2
14 ; RUN: grep xsbh %t1.s | count 8
15 ; RUN: grep xshw %t1.s | count 4
16 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
19 ; 32-bit multiply instruction generation:
20 define <4 x i32> @mpy_v4i32_1(<4 x i32> %arg1, <4 x i32> %arg2) {
22 %A = mul <4 x i32> %arg1, %arg2
26 define <4 x i32> @mpy_v4i32_2(<4 x i32> %arg1, <4 x i32> %arg2) {
28 %A = mul <4 x i32> %arg2, %arg1
32 define <8 x i16> @mpy_v8i16_1(<8 x i16> %arg1, <8 x i16> %arg2) {
34 %A = mul <8 x i16> %arg1, %arg2
38 define <8 x i16> @mpy_v8i16_2(<8 x i16> %arg1, <8 x i16> %arg2) {
40 %A = mul <8 x i16> %arg2, %arg1
44 define <16 x i8> @mul_v16i8_1(<16 x i8> %arg1, <16 x i8> %arg2) {
46 %A = mul <16 x i8> %arg2, %arg1
50 define <16 x i8> @mul_v16i8_2(<16 x i8> %arg1, <16 x i8> %arg2) {
52 %A = mul <16 x i8> %arg1, %arg2
56 define i32 @mul_i32_1(i32 %arg1, i32 %arg2) {
58 %A = mul i32 %arg2, %arg1
62 define i32 @mul_i32_2(i32 %arg1, i32 %arg2) {
64 %A = mul i32 %arg1, %arg2
68 define i16 @mul_i16_1(i16 %arg1, i16 %arg2) {
70 %A = mul i16 %arg2, %arg1
74 define i16 @mul_i16_2(i16 %arg1, i16 %arg2) {
76 %A = mul i16 %arg1, %arg2
80 define i8 @mul_i8_1(i8 %arg1, i8 %arg2) {
82 %A = mul i8 %arg2, %arg1
86 define i8 @mul_i8_2(i8 %arg1, i8 %arg2) {
88 %A = mul i8 %arg1, %arg2