test/CodeGen/CellSPU/or_ops.ll

   1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
   2 ; RUN: grep orc    %t1.s | count 85
   3 ; RUN: grep ori    %t1.s | count 30
   4 ; RUN: grep orhi   %t1.s | count 30
   5 ; RUN: grep orbi   %t1.s | count 15
   6 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
   7 target triple = "spu"
   8
   9 ; OR instruction generation:
  10 define <4 x i32> @or_v4i32_1(<4 x i32> %arg1, <4 x i32> %arg2) {
  11         %A = or <4 x i32> %arg1, %arg2
  12         ret <4 x i32> %A
  13 }
  14
  15 define <4 x i32> @or_v4i32_2(<4 x i32> %arg1, <4 x i32> %arg2) {
  16         %A = or <4 x i32> %arg2, %arg1
  17         ret <4 x i32> %A
  18 }
  19
  20 define <8 x i16> @or_v8i16_1(<8 x i16> %arg1, <8 x i16> %arg2) {
  21         %A = or <8 x i16> %arg1, %arg2
  22         ret <8 x i16> %A
  23 }
  24
  25 define <8 x i16> @or_v8i16_2(<8 x i16> %arg1, <8 x i16> %arg2) {
  26         %A = or <8 x i16> %arg2, %arg1
  27         ret <8 x i16> %A
  28 }
  29
  30 define <16 x i8> @or_v16i8_1(<16 x i8> %arg1, <16 x i8> %arg2) {
  31         %A = or <16 x i8> %arg2, %arg1
  32         ret <16 x i8> %A
  33 }
  34
  35 define <16 x i8> @or_v16i8_2(<16 x i8> %arg1, <16 x i8> %arg2) {
  36         %A = or <16 x i8> %arg1, %arg2
  37         ret <16 x i8> %A
  38 }
  39
  40 define i32 @or_i32_1(i32 %arg1, i32 %arg2) {
  41         %A = or i32 %arg2, %arg1
  42         ret i32 %A
  43 }
  44
  45 define i32 @or_i32_2(i32 %arg1, i32 %arg2) {
  46         %A = or i32 %arg1, %arg2
  47         ret i32 %A
  48 }
  49
  50 define i16 @or_i16_1(i16 %arg1, i16 %arg2) {
  51         %A = or i16 %arg2, %arg1
  52         ret i16 %A
  53 }
  54
  55 define i16 @or_i16_2(i16 %arg1, i16 %arg2) {
  56         %A = or i16 %arg1, %arg2
  57         ret i16 %A
  58 }
  59
  60 define i8 @or_i8_1(i8 %arg1, i8 %arg2) {
  61         %A = or i8 %arg2, %arg1
  62         ret i8 %A
  63 }
  64
  65 define i8 @or_i8_2(i8 %arg1, i8 %arg2) {
  66         %A = or i8 %arg1, %arg2
  67         ret i8 %A
  68 }
  69
  70 ; ORC instruction generation:
  71 define <4 x i32> @orc_v4i32_1(<4 x i32> %arg1, <4 x i32> %arg2) {
  72         %A = xor <4 x i32> %arg2, < i32 -1, i32 -1, i32 -1, i32 -1 >
  73         %B = or <4 x i32> %arg1, %A
  74         ret <4 x i32> %B
  75 }
  76
  77 define <4 x i32> @orc_v4i32_2(<4 x i32> %arg1, <4 x i32> %arg2) {
  78         %A = xor <4 x i32> %arg1, < i32 -1, i32 -1, i32 -1, i32 -1 >
  79         %B = or <4 x i32> %arg2, %A
  80         ret <4 x i32> %B
  81 }
  82
  83 define <4 x i32> @orc_v4i32_3(<4 x i32> %arg1, <4 x i32> %arg2) {
  84         %A = xor <4 x i32> %arg1, < i32 -1, i32 -1, i32 -1, i32 -1 >
  85         %B = or <4 x i32> %A, %arg2
  86         ret <4 x i32> %B
  87 }
  88
  89 define <8 x i16> @orc_v8i16_1(<8 x i16> %arg1, <8 x i16> %arg2) {
  90         %A = xor <8 x i16> %arg2, < i16 -1, i16 -1, i16 -1, i16 -1,
  91                                     i16 -1, i16 -1, i16 -1, i16 -1 >
  92         %B = or <8 x i16> %arg1, %A
  93         ret <8 x i16> %B
  94 }
  95
  96 define <8 x i16> @orc_v8i16_2(<8 x i16> %arg1, <8 x i16> %arg2) {
  97         %A = xor <8 x i16> %arg1, < i16 -1, i16 -1, i16 -1, i16 -1,
  98                                     i16 -1, i16 -1, i16 -1, i16 -1 >
  99         %B = or <8 x i16> %arg2, %A
 100         ret <8 x i16> %B
 101 }
 102
 103 define <16 x i8> @orc_v16i8_1(<16 x i8> %arg1, <16 x i8> %arg2) {
 104         %A = xor <16 x i8> %arg1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 105                                     i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 106                                     i8 -1, i8 -1, i8 -1, i8 -1 >
 107         %B = or <16 x i8> %arg2, %A
 108         ret <16 x i8> %B
 109 }
 110
 111 define <16 x i8> @orc_v16i8_2(<16 x i8> %arg1, <16 x i8> %arg2) {
 112         %A = xor <16 x i8> %arg2, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 113                                     i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 114                                     i8 -1, i8 -1, i8 -1, i8 -1 >
 115         %B = or <16 x i8> %arg1, %A
 116         ret <16 x i8> %B
 117 }
 118
 119 define <16 x i8> @orc_v16i8_3(<16 x i8> %arg1, <16 x i8> %arg2) {
 120         %A = xor <16 x i8> %arg2, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 121                                     i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1,
 122                                     i8 -1, i8 -1, i8 -1, i8 -1 >
 123         %B = or <16 x i8> %A, %arg1
 124         ret <16 x i8> %B
 125 }
 126
 127 define i32 @orc_i32_1(i32 %arg1, i32 %arg2) {
 128         %A = xor i32 %arg2, -1
 129         %B = or i32 %A, %arg1
 130         ret i32 %B
 131 }
 132
 133 define i32 @orc_i32_2(i32 %arg1, i32 %arg2) {
 134         %A = xor i32 %arg1, -1
 135         %B = or i32 %A, %arg2
 136         ret i32 %B
 137 }
 138
 139 define i32 @orc_i32_3(i32 %arg1, i32 %arg2) {
 140         %A = xor i32 %arg2, -1
 141         %B = or i32 %arg1, %A
 142         ret i32 %B
 143 }
 144
 145 define i16 @orc_i16_1(i16 %arg1, i16 %arg2) {
 146         %A = xor i16 %arg2, -1
 147         %B = or i16 %A, %arg1
 148         ret i16 %B
 149 }
 150
 151 define i16 @orc_i16_2(i16 %arg1, i16 %arg2) {
 152         %A = xor i16 %arg1, -1
 153         %B = or i16 %A, %arg2
 154         ret i16 %B
 155 }
 156
 157 define i16 @orc_i16_3(i16 %arg1, i16 %arg2) {
 158         %A = xor i16 %arg2, -1
 159         %B = or i16 %arg1, %A
 160         ret i16 %B
 161 }
 162
 163 define i8 @orc_i8_1(i8 %arg1, i8 %arg2) {
 164         %A = xor i8 %arg2, -1
 165         %B = or i8 %A, %arg1
 166         ret i8 %B
 167 }
 168
 169 define i8 @orc_i8_2(i8 %arg1, i8 %arg2) {
 170         %A = xor i8 %arg1, -1
 171         %B = or i8 %A, %arg2
 172         ret i8 %B
 173 }
 174
 175 define i8 @orc_i8_3(i8 %arg1, i8 %arg2) {
 176         %A = xor i8 %arg2, -1
 177         %B = or i8 %arg1, %A
 178         ret i8 %B
 179 }
 180
 181 ; ORI instruction generation (i32 data type):
 182 define <4 x i32> @ori_v4i32_1(<4 x i32> %in) {
 183         %tmp2 = or <4 x i32> %in, < i32 511, i32 511, i32 511, i32 511 >
 184         ret <4 x i32> %tmp2
 185 }
 186
 187 define <4 x i32> @ori_v4i32_2(<4 x i32> %in) {
 188         %tmp2 = or <4 x i32> %in, < i32 510, i32 510, i32 510, i32 510 >
 189         ret <4 x i32> %tmp2
 190 }
 191
 192 define <4 x i32> @ori_v4i32_3(<4 x i32> %in) {
 193         %tmp2 = or <4 x i32> %in, < i32 -1, i32 -1, i32 -1, i32 -1 >
 194         ret <4 x i32> %tmp2
 195 }
 196
 197 define <4 x i32> @ori_v4i32_4(<4 x i32> %in) {
 198         %tmp2 = or <4 x i32> %in, < i32 -512, i32 -512, i32 -512, i32 -512 >
 199         ret <4 x i32> %tmp2
 200 }
 201
 202 define i32 @ori_u32(i32 zeroext  %in) zeroext  {
 203         %tmp37 = or i32 %in, 37         ; <i32> [#uses=1]
 204         ret i32 %tmp37
 205 }
 206
 207 define i32 @ori_i32(i32 signext  %in) signext  {
 208         %tmp38 = or i32 %in, 37         ; <i32> [#uses=1]
 209         ret i32 %tmp38
 210 }
 211
 212 ; ORHI instruction generation (i16 data type):
 213 define <8 x i16> @orhi_v8i16_1(<8 x i16> %in) {
 214         %tmp2 = or <8 x i16> %in, < i16 511, i16 511, i16 511, i16 511,
 215                                     i16 511, i16 511, i16 511, i16 511 >
 216         ret <8 x i16> %tmp2
 217 }
 218
 219 define <8 x i16> @orhi_v8i16_2(<8 x i16> %in) {
 220         %tmp2 = or <8 x i16> %in, < i16 510, i16 510, i16 510, i16 510,
 221                                     i16 510, i16 510, i16 510, i16 510 >
 222         ret <8 x i16> %tmp2
 223 }
 224
 225 define <8 x i16> @orhi_v8i16_3(<8 x i16> %in) {
 226         %tmp2 = or <8 x i16> %in, < i16 -1, i16 -1, i16 -1, i16 -1, i16 -1,
 227                                     i16 -1, i16 -1, i16 -1 >
 228         ret <8 x i16> %tmp2
 229 }
 230
 231 define <8 x i16> @orhi_v8i16_4(<8 x i16> %in) {
 232         %tmp2 = or <8 x i16> %in, < i16 -512, i16 -512, i16 -512, i16 -512,
 233                                     i16 -512, i16 -512, i16 -512, i16 -512 >
 234         ret <8 x i16> %tmp2
 235 }
 236
 237 define i16 @orhi_u16(i16 zeroext  %in) zeroext  {
 238         %tmp37 = or i16 %in, 37         ; <i16> [#uses=1]
 239         ret i16 %tmp37
 240 }
 241
 242 define i16 @orhi_i16(i16 signext  %in) signext  {
 243         %tmp38 = or i16 %in, 37         ; <i16> [#uses=1]
 244         ret i16 %tmp38
 245 }
 246
 247 ; ORBI instruction generation (i8 data type):
 248 define <16 x i8> @orbi_v16i8(<16 x i8> %in) {
 249         %tmp2 = or <16 x i8> %in, < i8 42, i8 42, i8 42, i8 42, i8 42, i8 42,
 250                                     i8 42, i8 42, i8 42, i8 42, i8 42, i8 42,
 251                                     i8 42, i8 42, i8 42, i8 42 >
 252         ret <16 x i8> %tmp2
 253 }
 254
 255 define i8 @orbi_u8(i8 zeroext  %in) zeroext  {
 256         %tmp37 = or i8 %in, 37         ; <i8> [#uses=1]
 257         ret i8 %tmp37
 258 }
 259
 260 define i8 @orbi_i8(i8 signext  %in) signext  {
 261         %tmp38 = or i8 %in, 37         ; <i8> [#uses=1]
 262         ret i8 %tmp38
 263 }