test/CodeGen/MIR/X86/subregister-operands.mir

   1 # RUN: llc -march=x86-64 -start-after machine-sink -stop-after machine-sink -o /dev/null %s | FileCheck %s
   2 # This test ensures that the MIR parser parses subregisters in register operands
   3 # correctly.
   4
   5 --- |
   6
   7   define zeroext i1 @t(i1 %c) {
   8   entry:
   9     ret i1 %c
  10   }
  11
  12 ...
  13 ---
  14 name:            t
  15 isSSA:           true
  16 tracksRegLiveness: true
  17 registers:
  18   - { id: 0, class: gr32 }
  19   - { id: 1, class: gr8 }
  20   - { id: 2, class: gr8 }
  21 body:
  22   - name:        entry
  23     id:          0
  24     liveins:     [ '%edi' ]
  25     instructions:
  26       # CHECK:      %0 = COPY %edi
  27       # CHECK-NEXT: %1 = COPY %0:sub_8bit
  28       - '%0 = COPY %edi'
  29       - '%1 = COPY %0:sub_8bit'
  30       - '%2 = AND8ri %1, 1, implicit-def %eflags'
  31       - '%al = COPY %2'
  32       - 'RETQ %al'
  33 ...
  34