[mips] Set GCC-compatible MIPS asssembler options before inline asm blocks.
[oota-llvm.git] / test / CodeGen / Mips / inlineasmmemop.ll
1 ; RUN: llc -march=mipsel < %s | FileCheck %s
2
3 ; Simple memory
4 @g1 = external global i32
5
6 define i32 @f1(i32 %x) nounwind {
7 entry:
8 ; CHECK-LABEL: f1:
9 ; CHECK: addiu $[[T0:[0-9]+]], $sp
10 ; CHECK: #APP
11 ; CHECK: sw $4, 0($[[T0]])
12 ; CHECK: #NO_APP
13 ; CHECK: #APP
14 ; CHECK: lw $[[T3:[0-9]+]], 0($[[T0]])
15 ; CHECK: #NO_APP
16 ; CHECK: lw  $[[T1:[0-9]+]], %got(g1)
17 ; CHECK: sw  $[[T3]], 0($[[T1]])
18
19   %l1 = alloca i32, align 4
20   call void asm "sw $1, $0", "=*m,r"(i32* %l1, i32 %x) nounwind
21   %0 = call i32 asm "lw $0, $1", "=r,*m"(i32* %l1) nounwind
22   store i32 %0, i32* @g1, align 4
23   ret i32 %0
24 }
25
26 ; CHECK-LABEL: main:
27 ; "D": Second word of double word. This works for any memory element
28 ; double or single.
29 ; CHECK: #APP
30 ; CHECK: lw ${{[0-9]+}},4(${{[0-9]+}});
31 ; CHECK: #NO_APP
32
33 ; No "D": First word of double word. This works for any memory element 
34 ; double or single.
35 ; CHECK: #APP
36 ; CHECK: lw ${{[0-9]+}},0(${{[0-9]+}});
37 ; CHECK: #NO_APP
38
39 ;int b[8] = {0,1,2,3,4,5,6,7};
40 ;int main()
41 ;{
42 ;  int i;
43
44 ;  // The first word. Notice, no 'D'
45 ;  { asm (
46 ;    "lw    %0,%1;\n"
47 ;    : "=r" (i) : "m" (*(b+4)));}
48
49 ;  // The second word
50 ;  { asm (
51 ;    "lw    %0,%D1;\n"
52 ;    : "=r" (i) "m" (*(b+4)));}
53 ;}
54
55 @b = common global [20 x i32] zeroinitializer, align 4
56
57 define void @main() {
58 entry:
59   tail call void asm sideeffect "    lw    $0,${1:D};", "r,*m,~{$11}"(i32 undef, i32* getelementptr inbounds ([20 x i32]* @b, i32 0, i32 3))
60   tail call void asm sideeffect "    lw    $0,${1};", "r,*m,~{$11}"(i32 undef, i32* getelementptr inbounds ([20 x i32]* @b, i32 0, i32 3))
61   ret void
62 }
63
64 attributes #0 = { nounwind }
65