test/CodeGen/Mips/msa/2r_vector_scalar.ll

   1 ; Test the MSA intrinsics that are encoded with the 2R instruction format and
   2 ; convert scalars to vectors.
   3
   4 ; RUN: llc -march=mips -mattr=+msa,+fp64 < %s | \
   5 ; RUN:   FileCheck %s -check-prefix=MIPS-ANY -check-prefix=MIPS32
   6 ; RUN: llc -march=mipsel -mattr=+msa,+fp64 < %s | \
   7 ; RUN:   FileCheck %s -check-prefix=MIPS-ANY -check-prefix=MIPS32
   8
   9 @llvm_mips_fill_b_ARG1 = global i32 23, align 16
  10 @llvm_mips_fill_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
  11
  12 define void @llvm_mips_fill_b_test() nounwind {
  13 entry:
  14   %0 = load i32* @llvm_mips_fill_b_ARG1
  15   %1 = tail call <16 x i8> @llvm.mips.fill.b(i32 %0)
  16   store <16 x i8> %1, <16 x i8>* @llvm_mips_fill_b_RES
  17   ret void
  18 }
  19
  20 declare <16 x i8> @llvm.mips.fill.b(i32) nounwind
  21
  22 ; MIPS-ANY: llvm_mips_fill_b_test:
  23 ; MIPS32-DAG: lw [[R1:\$[0-9]+]],
  24 ; MIPS-ANY-DAG: fill.b [[R2:\$w[0-9]+]], [[R1]]
  25 ; MIPS-ANY-DAG: st.b [[R2]],
  26 ; MIPS-ANY: .size llvm_mips_fill_b_test
  27 ;
  28 @llvm_mips_fill_h_ARG1 = global i32 23, align 16
  29 @llvm_mips_fill_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  30
  31 define void @llvm_mips_fill_h_test() nounwind {
  32 entry:
  33   %0 = load i32* @llvm_mips_fill_h_ARG1
  34   %1 = tail call <8 x i16> @llvm.mips.fill.h(i32 %0)
  35   store <8 x i16> %1, <8 x i16>* @llvm_mips_fill_h_RES
  36   ret void
  37 }
  38
  39 declare <8 x i16> @llvm.mips.fill.h(i32) nounwind
  40
  41 ; MIPS-ANY: llvm_mips_fill_h_test:
  42 ; MIPS32-DAG: lw [[R1:\$[0-9]+]],
  43 ; MIPS-ANY-DAG: fill.h [[R2:\$w[0-9]+]], [[R1]]
  44 ; MIPS-ANY-DAG: st.h [[R2]],
  45 ; MIPS-ANY: .size llvm_mips_fill_h_test
  46 ;
  47 @llvm_mips_fill_w_ARG1 = global i32 23, align 16
  48 @llvm_mips_fill_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  49
  50 define void @llvm_mips_fill_w_test() nounwind {
  51 entry:
  52   %0 = load i32* @llvm_mips_fill_w_ARG1
  53   %1 = tail call <4 x i32> @llvm.mips.fill.w(i32 %0)
  54   store <4 x i32> %1, <4 x i32>* @llvm_mips_fill_w_RES
  55   ret void
  56 }
  57
  58 declare <4 x i32> @llvm.mips.fill.w(i32) nounwind
  59
  60 ; MIPS-ANY: llvm_mips_fill_w_test:
  61 ; MIPS32-DAG: lw [[R1:\$[0-9]+]],
  62 ; MIPS-ANY-DAG: fill.w [[R2:\$w[0-9]+]], [[R1]]
  63 ; MIPS-ANY-DAG: st.w [[R2]],
  64 ; MIPS-ANY: .size llvm_mips_fill_w_test
  65 ;
  66 @llvm_mips_fill_d_ARG1 = global i64 23, align 16
  67 @llvm_mips_fill_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
  68
  69 define void @llvm_mips_fill_d_test() nounwind {
  70 entry:
  71   %0 = load i64* @llvm_mips_fill_d_ARG1
  72   %1 = tail call <2 x i64> @llvm.mips.fill.d(i64 %0)
  73   store <2 x i64> %1, <2 x i64>* @llvm_mips_fill_d_RES
  74   ret void
  75 }
  76
  77 declare <2 x i64> @llvm.mips.fill.d(i64) nounwind
  78
  79 ; MIPS-ANY: llvm_mips_fill_d_test:
  80 ; MIPS32-DAG: lw [[R1:\$[0-9]+]], 0(
  81 ; MIPS32-DAG: lw [[R2:\$[0-9]+]], 4(
  82 ; MIPS32-DAG: ldi.b [[R3:\$w[0-9]+]], 0
  83 ; MIPS32-DAG: insert.w [[R3]][0], [[R1]]
  84 ; MIPS32-DAG: insert.w [[R3]][1], [[R2]]
  85 ; MIPS32-DAG: insert.w [[R3]][2], [[R1]]
  86 ; MIPS32-DAG: insert.w [[R3]][3], [[R2]]
  87 ; MIPS32-DAG: st.w [[R3]],
  88 ; MIPS-ANY: .size llvm_mips_fill_d_test
  89 ;