test/CodeGen/Mips/msa/2r_vector_scalar.ll

   1 ; RUN: llc -march=mips -mattr=+msa < %s | FileCheck %s
   2
   3 @llvm_mips_fill_b_ARG1 = global i32 23, align 16
   4 @llvm_mips_fill_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
   5
   6 define void @llvm_mips_fill_b_test() nounwind {
   7 entry:
   8   %0 = load i32* @llvm_mips_fill_b_ARG1
   9   %1 = tail call <16 x i8> @llvm.mips.fill.b(i32 %0)
  10   store <16 x i8> %1, <16 x i8>* @llvm_mips_fill_b_RES
  11   ret void
  12 }
  13
  14 declare <16 x i8> @llvm.mips.fill.b(i32) nounwind
  15
  16 ; CHECK: llvm_mips_fill_b_test:
  17 ; CHECK: lw
  18 ; CHECK: fill.b
  19 ; CHECK: st.b
  20 ; CHECK: .size llvm_mips_fill_b_test
  21 ;
  22 @llvm_mips_fill_h_ARG1 = global i32 23, align 16
  23 @llvm_mips_fill_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  24
  25 define void @llvm_mips_fill_h_test() nounwind {
  26 entry:
  27   %0 = load i32* @llvm_mips_fill_h_ARG1
  28   %1 = tail call <8 x i16> @llvm.mips.fill.h(i32 %0)
  29   store <8 x i16> %1, <8 x i16>* @llvm_mips_fill_h_RES
  30   ret void
  31 }
  32
  33 declare <8 x i16> @llvm.mips.fill.h(i32) nounwind
  34
  35 ; CHECK: llvm_mips_fill_h_test:
  36 ; CHECK: lw
  37 ; CHECK: fill.h
  38 ; CHECK: st.h
  39 ; CHECK: .size llvm_mips_fill_h_test
  40 ;
  41 @llvm_mips_fill_w_ARG1 = global i32 23, align 16
  42 @llvm_mips_fill_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  43
  44 define void @llvm_mips_fill_w_test() nounwind {
  45 entry:
  46   %0 = load i32* @llvm_mips_fill_w_ARG1
  47   %1 = tail call <4 x i32> @llvm.mips.fill.w(i32 %0)
  48   store <4 x i32> %1, <4 x i32>* @llvm_mips_fill_w_RES
  49   ret void
  50 }
  51
  52 declare <4 x i32> @llvm.mips.fill.w(i32) nounwind
  53
  54 ; CHECK: llvm_mips_fill_w_test:
  55 ; CHECK: lw
  56 ; CHECK: fill.w
  57 ; CHECK: st.w
  58 ; CHECK: .size llvm_mips_fill_w_test
  59 ;