1 ; RUN: llc -march=mips -mattr=+msa,+fp64 < %s | FileCheck -check-prefix=MIPS32-AE -check-prefix=MIPS32-BE %s
2 ; RUN: llc -march=mipsel -mattr=+msa,+fp64 < %s | FileCheck -check-prefix=MIPS32-AE -check-prefix=MIPS32-LE %s
4 @v4i8 = global <4 x i8> <i8 0, i8 0, i8 0, i8 0>
5 @v16i8 = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>
6 @v8i16 = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>
7 @v4i32 = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>
8 @v2i64 = global <2 x i64> <i64 0, i64 0>
11 define void @const_v16i8() nounwind {
12 ; MIPS32-AE: const_v16i8:
14 store volatile <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, <16 x i8>*@v16i8
15 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0
17 store volatile <16 x i8> <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>, <16 x i8>*@v16i8
18 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 1
20 store volatile <16 x i8> <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 31>, <16 x i8>*@v16i8
21 ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo(
23 store volatile <16 x i8> <i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6>, <16 x i8>*@v16i8
24 ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo(
26 store volatile <16 x i8> <i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0>, <16 x i8>*@v16i8
27 ; MIPS32-BE: ldi.h [[R1:\$w[0-9]+]], 256
28 ; MIPS32-LE: ldi.h [[R1:\$w[0-9]+]], 1
30 store volatile <16 x i8> <i8 1, i8 2, i8 3, i8 4, i8 1, i8 2, i8 3, i8 4, i8 1, i8 2, i8 3, i8 4, i8 1, i8 2, i8 3, i8 4>, <16 x i8>*@v16i8
31 ; MIPS32-BE-DAG: lui [[R2:\$[0-9]+]], 258
32 ; MIPS32-LE-DAG: lui [[R2:\$[0-9]+]], 1027
33 ; MIPS32-BE-DAG: ori [[R2]], [[R2]], 772
34 ; MIPS32-LE-DAG: ori [[R2]], [[R2]], 513
35 ; MIPS32-AE-DAG: fill.w [[R1:\$w[0-9]+]], [[R2]]
37 store volatile <16 x i8> <i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, <16 x i8>*@v16i8
38 ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo(
41 ; MIPS32-AE: .size const_v16i8
44 define void @const_v8i16() nounwind {
45 ; MIPS32-AE: const_v8i16:
47 store volatile <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, <8 x i16>*@v8i16
48 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0
50 store volatile <8 x i16> <i16 1, i16 1, i16 1, i16 1, i16 1, i16 1, i16 1, i16 1>, <8 x i16>*@v8i16
51 ; MIPS32-AE: ldi.h [[R1:\$w[0-9]+]], 1
53 store volatile <8 x i16> <i16 1, i16 1, i16 1, i16 2, i16 1, i16 1, i16 1, i16 31>, <8 x i16>*@v8i16
54 ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], %lo(
56 store volatile <8 x i16> <i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028>, <8 x i16>*@v8i16
57 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 4
59 store volatile <8 x i16> <i16 1, i16 2, i16 1, i16 2, i16 1, i16 2, i16 1, i16 2>, <8 x i16>*@v8i16
60 ; MIPS32-BE-DAG: lui [[R2:\$[0-9]+]], 1
61 ; MIPS32-LE-DAG: lui [[R2:\$[0-9]+]], 2
62 ; MIPS32-BE-DAG: ori [[R2]], [[R2]], 2
63 ; MIPS32-LE-DAG: ori [[R2]], [[R2]], 1
64 ; MIPS32-AE-DAG: fill.w [[R1:\$w[0-9]+]], [[R2]]
66 store volatile <8 x i16> <i16 1, i16 2, i16 3, i16 4, i16 1, i16 2, i16 3, i16 4>, <8 x i16>*@v8i16
67 ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], %lo(
70 ; MIPS32-AE: .size const_v8i16
73 define void @const_v4i32() nounwind {
74 ; MIPS32-AE: const_v4i32:
76 store volatile <4 x i32> <i32 0, i32 0, i32 0, i32 0>, <4 x i32>*@v4i32
77 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0
79 store volatile <4 x i32> <i32 1, i32 1, i32 1, i32 1>, <4 x i32>*@v4i32
80 ; MIPS32-AE: ldi.w [[R1:\$w[0-9]+]], 1
82 store volatile <4 x i32> <i32 1, i32 1, i32 1, i32 31>, <4 x i32>*@v4i32
83 ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo(
85 store volatile <4 x i32> <i32 16843009, i32 16843009, i32 16843009, i32 16843009>, <4 x i32>*@v4i32
86 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 1
88 store volatile <4 x i32> <i32 65537, i32 65537, i32 65537, i32 65537>, <4 x i32>*@v4i32
89 ; MIPS32-AE: ldi.h [[R1:\$w[0-9]+]], 1
91 store volatile <4 x i32> <i32 1, i32 2, i32 1, i32 2>, <4 x i32>*@v4i32
92 ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo(
94 store volatile <4 x i32> <i32 3, i32 4, i32 5, i32 6>, <4 x i32>*@v4i32
95 ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo(
98 ; MIPS32-AE: .size const_v4i32
101 define void @const_v2i64() nounwind {
102 ; MIPS32-AE: const_v2i64:
104 store volatile <2 x i64> <i64 0, i64 0>, <2 x i64>*@v2i64
105 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0
107 store volatile <2 x i64> <i64 72340172838076673, i64 72340172838076673>, <2 x i64>*@v2i64
108 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 1
110 store volatile <2 x i64> <i64 281479271743489, i64 281479271743489>, <2 x i64>*@v2i64
111 ; MIPS32-AE: ldi.h [[R1:\$w[0-9]+]], 1
113 store volatile <2 x i64> <i64 4294967297, i64 4294967297>, <2 x i64>*@v2i64
114 ; MIPS32-AE: ldi.w [[R1:\$w[0-9]+]], 1
116 store volatile <2 x i64> <i64 1, i64 1>, <2 x i64>*@v2i64
117 ; MIPS32-AE: ldi.d [[R1:\$w[0-9]+]], 1
119 store volatile <2 x i64> <i64 1, i64 31>, <2 x i64>*@v2i64
120 ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo(
122 store volatile <2 x i64> <i64 3, i64 4>, <2 x i64>*@v2i64
123 ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo(
126 ; MIPS32-AE: .size const_v2i64
129 define void @nonconst_v16i8(i8 %a, i8 %b, i8 %c, i8 %d, i8 %e, i8 %f, i8 %g, i8 %h) nounwind {
130 ; MIPS32-AE: nonconst_v16i8:
132 %1 = insertelement <16 x i8> undef, i8 %a, i32 0
133 %2 = insertelement <16 x i8> %1, i8 %b, i32 1
134 %3 = insertelement <16 x i8> %2, i8 %c, i32 2
135 %4 = insertelement <16 x i8> %3, i8 %d, i32 3
136 %5 = insertelement <16 x i8> %4, i8 %e, i32 4
137 %6 = insertelement <16 x i8> %5, i8 %f, i32 5
138 %7 = insertelement <16 x i8> %6, i8 %g, i32 6
139 %8 = insertelement <16 x i8> %7, i8 %h, i32 7
140 %9 = insertelement <16 x i8> %8, i8 %h, i32 8
141 %10 = insertelement <16 x i8> %9, i8 %h, i32 9
142 %11 = insertelement <16 x i8> %10, i8 %h, i32 10
143 %12 = insertelement <16 x i8> %11, i8 %h, i32 11
144 %13 = insertelement <16 x i8> %12, i8 %h, i32 12
145 %14 = insertelement <16 x i8> %13, i8 %h, i32 13
146 %15 = insertelement <16 x i8> %14, i8 %h, i32 14
147 %16 = insertelement <16 x i8> %15, i8 %h, i32 15
148 ; MIPS32-AE-DAG: insert.b [[R1:\$w[0-9]+]][0], $4
149 ; MIPS32-AE-DAG: insert.b [[R1]][1], $5
150 ; MIPS32-AE-DAG: insert.b [[R1]][2], $6
151 ; MIPS32-AE-DAG: insert.b [[R1]][3], $7
152 ; MIPS32-BE-DAG: lbu [[R2:\$[0-9]+]], 19($sp)
153 ; MIPS32-LE-DAG: lbu [[R2:\$[0-9]+]], 16($sp)
154 ; MIPS32-AE-DAG: insert.b [[R1]][4], [[R2]]
155 ; MIPS32-BE-DAG: lbu [[R3:\$[0-9]+]], 23($sp)
156 ; MIPS32-LE-DAG: lbu [[R3:\$[0-9]+]], 20($sp)
157 ; MIPS32-AE-DAG: insert.b [[R1]][5], [[R3]]
158 ; MIPS32-BE-DAG: lbu [[R4:\$[0-9]+]], 27($sp)
159 ; MIPS32-LE-DAG: lbu [[R4:\$[0-9]+]], 24($sp)
160 ; MIPS32-AE-DAG: insert.b [[R1]][6], [[R4]]
161 ; MIPS32-BE-DAG: lbu [[R5:\$[0-9]+]], 31($sp)
162 ; MIPS32-LE-DAG: lbu [[R5:\$[0-9]+]], 28($sp)
163 ; MIPS32-AE-DAG: insert.b [[R1]][7], [[R5]]
164 ; MIPS32-AE-DAG: insert.b [[R1]][8], [[R5]]
165 ; MIPS32-AE-DAG: insert.b [[R1]][9], [[R5]]
166 ; MIPS32-AE-DAG: insert.b [[R1]][10], [[R5]]
167 ; MIPS32-AE-DAG: insert.b [[R1]][11], [[R5]]
168 ; MIPS32-AE-DAG: insert.b [[R1]][12], [[R5]]
169 ; MIPS32-AE-DAG: insert.b [[R1]][13], [[R5]]
170 ; MIPS32-AE-DAG: insert.b [[R1]][14], [[R5]]
171 ; MIPS32-AE-DAG: insert.b [[R1]][15], [[R5]]
173 store volatile <16 x i8> %16, <16 x i8>*@v16i8
176 ; MIPS32-AE: .size nonconst_v16i8
179 define void @nonconst_v8i16(i16 %a, i16 %b, i16 %c, i16 %d, i16 %e, i16 %f, i16 %g, i16 %h) nounwind {
180 ; MIPS32-AE: nonconst_v8i16:
182 %1 = insertelement <8 x i16> undef, i16 %a, i32 0
183 %2 = insertelement <8 x i16> %1, i16 %b, i32 1
184 %3 = insertelement <8 x i16> %2, i16 %c, i32 2
185 %4 = insertelement <8 x i16> %3, i16 %d, i32 3
186 %5 = insertelement <8 x i16> %4, i16 %e, i32 4
187 %6 = insertelement <8 x i16> %5, i16 %f, i32 5
188 %7 = insertelement <8 x i16> %6, i16 %g, i32 6
189 %8 = insertelement <8 x i16> %7, i16 %h, i32 7
190 ; MIPS32-AE-DAG: insert.h [[R1:\$w[0-9]+]][0], $4
191 ; MIPS32-AE-DAG: insert.h [[R1]][1], $5
192 ; MIPS32-AE-DAG: insert.h [[R1]][2], $6
193 ; MIPS32-AE-DAG: insert.h [[R1]][3], $7
194 ; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 18($sp)
195 ; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 16($sp)
196 ; MIPS32-AE-DAG: insert.h [[R1]][4], [[R2]]
197 ; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 22($sp)
198 ; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 20($sp)
199 ; MIPS32-AE-DAG: insert.h [[R1]][5], [[R2]]
200 ; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 26($sp)
201 ; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 24($sp)
202 ; MIPS32-AE-DAG: insert.h [[R1]][6], [[R2]]
203 ; MIPS32-BE-DAG: lhu [[R2:\$[0-9]+]], 30($sp)
204 ; MIPS32-LE-DAG: lhu [[R2:\$[0-9]+]], 28($sp)
205 ; MIPS32-AE-DAG: insert.h [[R1]][7], [[R2]]
207 store volatile <8 x i16> %8, <8 x i16>*@v8i16
210 ; MIPS32-AE: .size nonconst_v8i16
213 define void @nonconst_v4i32(i32 %a, i32 %b, i32 %c, i32 %d) nounwind {
214 ; MIPS32-AE: nonconst_v4i32:
216 %1 = insertelement <4 x i32> undef, i32 %a, i32 0
217 %2 = insertelement <4 x i32> %1, i32 %b, i32 1
218 %3 = insertelement <4 x i32> %2, i32 %c, i32 2
219 %4 = insertelement <4 x i32> %3, i32 %d, i32 3
220 ; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4
221 ; MIPS32-AE: insert.w [[R1]][1], $5
222 ; MIPS32-AE: insert.w [[R1]][2], $6
223 ; MIPS32-AE: insert.w [[R1]][3], $7
225 store volatile <4 x i32> %4, <4 x i32>*@v4i32
228 ; MIPS32-AE: .size nonconst_v4i32
231 define void @nonconst_v2i64(i64 %a, i64 %b) nounwind {
232 ; MIPS32-AE: nonconst_v2i64:
234 %1 = insertelement <2 x i64> undef, i64 %a, i32 0
235 %2 = insertelement <2 x i64> %1, i64 %b, i32 1
236 ; MIPS32-AE: insert.w [[R1:\$w[0-9]+]][0], $4
237 ; MIPS32-AE: insert.w [[R1]][1], $5
238 ; MIPS32-AE: insert.w [[R1]][2], $6
239 ; MIPS32-AE: insert.w [[R1]][3], $7
241 store volatile <2 x i64> %2, <2 x i64>*@v2i64
244 ; MIPS32-AE: .size nonconst_v2i64
247 define i32 @extract_sext_v16i8() nounwind {
248 ; MIPS32-AE: extract_sext_v16i8:
250 %1 = load <16 x i8>* @v16i8
251 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]],
253 %2 = add <16 x i8> %1, %1
254 ; MIPS32-AE-DAG: addv.b [[R2:\$w[0-9]+]], [[R1]], [[R1]]
256 %3 = extractelement <16 x i8> %2, i32 1
257 %4 = sext i8 %3 to i32
258 ; MIPS32-AE-DAG: copy_s.b [[R3:\$[0-9]+]], [[R1]][1]
263 ; MIPS32-AE: .size extract_sext_v16i8
266 define i32 @extract_sext_v8i16() nounwind {
267 ; MIPS32-AE: extract_sext_v8i16:
269 %1 = load <8 x i16>* @v8i16
270 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]],
272 %2 = add <8 x i16> %1, %1
273 ; MIPS32-AE-DAG: addv.h [[R2:\$w[0-9]+]], [[R1]], [[R1]]
275 %3 = extractelement <8 x i16> %2, i32 1
276 %4 = sext i16 %3 to i32
277 ; MIPS32-AE-DAG: copy_s.h [[R3:\$[0-9]+]], [[R1]][1]
282 ; MIPS32-AE: .size extract_sext_v8i16
285 define i32 @extract_sext_v4i32() nounwind {
286 ; MIPS32-AE: extract_sext_v4i32:
288 %1 = load <4 x i32>* @v4i32
289 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
291 %2 = add <4 x i32> %1, %1
292 ; MIPS32-AE-DAG: addv.w [[R2:\$w[0-9]+]], [[R1]], [[R1]]
294 %3 = extractelement <4 x i32> %2, i32 1
295 ; MIPS32-AE-DAG: copy_s.w [[R3:\$[0-9]+]], [[R1]][1]
298 ; MIPS32-AE: .size extract_sext_v4i32
301 define i64 @extract_sext_v2i64() nounwind {
302 ; MIPS32-AE: extract_sext_v2i64:
304 %1 = load <2 x i64>* @v2i64
305 ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]],
307 %2 = add <2 x i64> %1, %1
308 ; MIPS32-AE-DAG: addv.d [[R2:\$w[0-9]+]], [[R1]], [[R1]]
310 %3 = extractelement <2 x i64> %2, i32 1
311 ; MIPS32-AE-DAG: copy_s.w [[R3:\$[0-9]+]], [[R1]][2]
312 ; MIPS32-AE-DAG: copy_s.w [[R4:\$[0-9]+]], [[R1]][3]
317 ; MIPS32-AE: .size extract_sext_v2i64
320 define i32 @extract_zext_v16i8() nounwind {
321 ; MIPS32-AE: extract_zext_v16i8:
323 %1 = load <16 x i8>* @v16i8
324 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]],
326 %2 = add <16 x i8> %1, %1
327 ; MIPS32-AE-DAG: addv.b [[R2:\$w[0-9]+]], [[R1]], [[R1]]
329 %3 = extractelement <16 x i8> %2, i32 1
330 %4 = zext i8 %3 to i32
331 ; MIPS32-AE-DAG: copy_u.b [[R3:\$[0-9]+]], [[R1]][1]
332 ; MIPS32-AE-NOT: andi
335 ; MIPS32-AE: .size extract_zext_v16i8
338 define i32 @extract_zext_v8i16() nounwind {
339 ; MIPS32-AE: extract_zext_v8i16:
341 %1 = load <8 x i16>* @v8i16
342 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]],
344 %2 = add <8 x i16> %1, %1
345 ; MIPS32-AE-DAG: addv.h [[R2:\$w[0-9]+]], [[R1]], [[R1]]
347 %3 = extractelement <8 x i16> %2, i32 1
348 %4 = zext i16 %3 to i32
349 ; MIPS32-AE-DAG: copy_u.h [[R3:\$[0-9]+]], [[R1]][1]
350 ; MIPS32-AE-NOT: andi
353 ; MIPS32-AE: .size extract_zext_v8i16
356 define i32 @extract_zext_v4i32() nounwind {
357 ; MIPS32-AE: extract_zext_v4i32:
359 %1 = load <4 x i32>* @v4i32
360 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
362 %2 = add <4 x i32> %1, %1
363 ; MIPS32-AE-DAG: addv.w [[R2:\$w[0-9]+]], [[R1]], [[R1]]
365 %3 = extractelement <4 x i32> %2, i32 1
366 ; MIPS32-AE-DAG: copy_{{[su]}}.w [[R3:\$[0-9]+]], [[R1]][1]
369 ; MIPS32-AE: .size extract_zext_v4i32
372 define i64 @extract_zext_v2i64() nounwind {
373 ; MIPS32-AE: extract_zext_v2i64:
375 %1 = load <2 x i64>* @v2i64
376 ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]],
378 %2 = add <2 x i64> %1, %1
379 ; MIPS32-AE-DAG: addv.d [[R2:\$w[0-9]+]], [[R1]], [[R1]]
381 %3 = extractelement <2 x i64> %2, i32 1
382 ; MIPS32-AE-DAG: copy_{{[su]}}.w [[R3:\$[0-9]+]], [[R1]][2]
383 ; MIPS32-AE-DAG: copy_{{[su]}}.w [[R4:\$[0-9]+]], [[R1]][3]
384 ; MIPS32-AE-NOT: andi
387 ; MIPS32-AE: .size extract_zext_v2i64
390 define void @insert_v16i8(i32 %a) nounwind {
391 ; MIPS32-AE: insert_v16i8:
393 %1 = load <16 x i8>* @v16i8
394 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]],
396 %a2 = trunc i32 %a to i8
397 %a3 = sext i8 %a2 to i32
398 %a4 = trunc i32 %a3 to i8
399 ; MIPS32-AE-NOT: andi
402 %2 = insertelement <16 x i8> %1, i8 %a4, i32 1
403 ; MIPS32-AE-DAG: insert.b [[R1]][1], $4
405 store <16 x i8> %2, <16 x i8>* @v16i8
406 ; MIPS32-AE-DAG: st.b [[R1]]
409 ; MIPS32-AE: .size insert_v16i8
412 define void @insert_v8i16(i32 %a) nounwind {
413 ; MIPS32-AE: insert_v8i16:
415 %1 = load <8 x i16>* @v8i16
416 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]],
418 %a2 = trunc i32 %a to i16
419 %a3 = sext i16 %a2 to i32
420 %a4 = trunc i32 %a3 to i16
421 ; MIPS32-AE-NOT: andi
424 %2 = insertelement <8 x i16> %1, i16 %a4, i32 1
425 ; MIPS32-AE-DAG: insert.h [[R1]][1], $4
427 store <8 x i16> %2, <8 x i16>* @v8i16
428 ; MIPS32-AE-DAG: st.h [[R1]]
431 ; MIPS32-AE: .size insert_v8i16
434 define void @insert_v4i32(i32 %a) nounwind {
435 ; MIPS32-AE: insert_v4i32:
437 %1 = load <4 x i32>* @v4i32
438 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
440 ; MIPS32-AE-NOT: andi
443 %2 = insertelement <4 x i32> %1, i32 %a, i32 1
444 ; MIPS32-AE-DAG: insert.w [[R1]][1], $4
446 store <4 x i32> %2, <4 x i32>* @v4i32
447 ; MIPS32-AE-DAG: st.w [[R1]]
450 ; MIPS32-AE: .size insert_v4i32
453 define void @insert_v2i64(i64 %a) nounwind {
454 ; MIPS32-AE: insert_v2i64:
456 %1 = load <2 x i64>* @v2i64
457 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]],
459 ; MIPS32-AE-NOT: andi
462 %2 = insertelement <2 x i64> %1, i64 %a, i32 1
463 ; MIPS32-AE-DAG: insert.w [[R1]][2], $4
464 ; MIPS32-AE-DAG: insert.w [[R1]][3], $5
466 store <2 x i64> %2, <2 x i64>* @v2i64
467 ; MIPS32-AE-DAG: st.w [[R1]]
470 ; MIPS32-AE: .size insert_v2i64
473 define void @truncstore() nounwind {
474 ; MIPS32-AE: truncstore:
476 store volatile <4 x i8> <i8 -1, i8 -1, i8 -1, i8 -1>, <4 x i8>*@v4i8
477 ; TODO: What code should be emitted?
480 ; MIPS32-AE: .size truncstore