test/CodeGen/Mips/msa/elm_copy.ll

   1 ; Test the MSA intrinsics that are encoded with the ELM instruction format and
   2 ; are element extraction operations.
   3
   4 ; RUN: llc -march=mips -mattr=+msa < %s | FileCheck %s
   5
   6 @llvm_mips_copy_s_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
   7 @llvm_mips_copy_s_b_RES  = global i32 0, align 16
   8
   9 define void @llvm_mips_copy_s_b_test() nounwind {
  10 entry:
  11   %0 = load <16 x i8>* @llvm_mips_copy_s_b_ARG1
  12   %1 = tail call i32 @llvm.mips.copy.s.b(<16 x i8> %0, i32 1)
  13   store i32 %1, i32* @llvm_mips_copy_s_b_RES
  14   ret void
  15 }
  16
  17 declare i32 @llvm.mips.copy.s.b(<16 x i8>, i32) nounwind
  18
  19 ; CHECK: llvm_mips_copy_s_b_test:
  20 ; CHECK: ld.b
  21 ; CHECK: copy_s.b
  22 ; CHECK: sw
  23 ; CHECK: .size llvm_mips_copy_s_b_test
  24 ;
  25 @llvm_mips_copy_s_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  26 @llvm_mips_copy_s_h_RES  = global i32 0, align 16
  27
  28 define void @llvm_mips_copy_s_h_test() nounwind {
  29 entry:
  30   %0 = load <8 x i16>* @llvm_mips_copy_s_h_ARG1
  31   %1 = tail call i32 @llvm.mips.copy.s.h(<8 x i16> %0, i32 1)
  32   store i32 %1, i32* @llvm_mips_copy_s_h_RES
  33   ret void
  34 }
  35
  36 declare i32 @llvm.mips.copy.s.h(<8 x i16>, i32) nounwind
  37
  38 ; CHECK: llvm_mips_copy_s_h_test:
  39 ; CHECK: ld.h
  40 ; CHECK: copy_s.h
  41 ; CHECK: sw
  42 ; CHECK: .size llvm_mips_copy_s_h_test
  43 ;
  44 @llvm_mips_copy_s_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  45 @llvm_mips_copy_s_w_RES  = global i32 0, align 16
  46
  47 define void @llvm_mips_copy_s_w_test() nounwind {
  48 entry:
  49   %0 = load <4 x i32>* @llvm_mips_copy_s_w_ARG1
  50   %1 = tail call i32 @llvm.mips.copy.s.w(<4 x i32> %0, i32 1)
  51   store i32 %1, i32* @llvm_mips_copy_s_w_RES
  52   ret void
  53 }
  54
  55 declare i32 @llvm.mips.copy.s.w(<4 x i32>, i32) nounwind
  56
  57 ; CHECK: llvm_mips_copy_s_w_test:
  58 ; CHECK: ld.w
  59 ; CHECK: copy_s.w
  60 ; CHECK: sw
  61 ; CHECK: .size llvm_mips_copy_s_w_test
  62 ;
  63 @llvm_mips_copy_u_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
  64 @llvm_mips_copy_u_b_RES  = global i32 0, align 16
  65
  66 define void @llvm_mips_copy_u_b_test() nounwind {
  67 entry:
  68   %0 = load <16 x i8>* @llvm_mips_copy_u_b_ARG1
  69   %1 = tail call i32 @llvm.mips.copy.u.b(<16 x i8> %0, i32 1)
  70   store i32 %1, i32* @llvm_mips_copy_u_b_RES
  71   ret void
  72 }
  73
  74 declare i32 @llvm.mips.copy.u.b(<16 x i8>, i32) nounwind
  75
  76 ; CHECK: llvm_mips_copy_u_b_test:
  77 ; CHECK: ld.b
  78 ; CHECK: copy_u.b
  79 ; CHECK: sw
  80 ; CHECK: .size llvm_mips_copy_u_b_test
  81 ;
  82 @llvm_mips_copy_u_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  83 @llvm_mips_copy_u_h_RES  = global i32 0, align 16
  84
  85 define void @llvm_mips_copy_u_h_test() nounwind {
  86 entry:
  87   %0 = load <8 x i16>* @llvm_mips_copy_u_h_ARG1
  88   %1 = tail call i32 @llvm.mips.copy.u.h(<8 x i16> %0, i32 1)
  89   store i32 %1, i32* @llvm_mips_copy_u_h_RES
  90   ret void
  91 }
  92
  93 declare i32 @llvm.mips.copy.u.h(<8 x i16>, i32) nounwind
  94
  95 ; CHECK: llvm_mips_copy_u_h_test:
  96 ; CHECK: ld.h
  97 ; CHECK: copy_u.h
  98 ; CHECK: sw
  99 ; CHECK: .size llvm_mips_copy_u_h_test
 100 ;
 101 @llvm_mips_copy_u_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 102 @llvm_mips_copy_u_w_RES  = global i32 0, align 16
 103
 104 define void @llvm_mips_copy_u_w_test() nounwind {
 105 entry:
 106   %0 = load <4 x i32>* @llvm_mips_copy_u_w_ARG1
 107   %1 = tail call i32 @llvm.mips.copy.u.w(<4 x i32> %0, i32 1)
 108   store i32 %1, i32* @llvm_mips_copy_u_w_RES
 109   ret void
 110 }
 111
 112 declare i32 @llvm.mips.copy.u.w(<4 x i32>, i32) nounwind
 113
 114 ; CHECK: llvm_mips_copy_u_w_test:
 115 ; CHECK: ld.w
 116 ; CHECK: copy_u.w
 117 ; CHECK: sw
 118 ; CHECK: .size llvm_mips_copy_u_w_test
 119 ;