test/CodeGen/PowerPC/vec-abi-align.ll

   1 ; RUN: llc -mtriple=powerpc64-unknown-linux-gnu -mcpu=pwr7 < %s | FileCheck %s
   2 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
   3 target triple = "powerpc64-unknown-linux-gnu"
   4
   5 %struct.s2 = type { i64, <4 x float> }
   6
   7 @ve = external global <4 x float>
   8 @n = external global i64
   9
  10 ; Function Attrs: nounwind
  11 define void @test1(i64 %d1, i64 %d2, i64 %d3, i64 %d4, i64 %d5, i64 %d6, i64 %d7, i64 %d8, i64 %d9, <4 x float> inreg %vs.coerce) #0 {
  12 entry:
  13   store <4 x float> %vs.coerce, <4 x float>* @ve, align 16
  14   ret void
  15
  16 ; CHECK-LABEL: @test1
  17 ; CHECK: stvx 2,
  18 ; CHECK: blr
  19 }
  20
  21 ; Function Attrs: nounwind
  22 define void @test2(i64 %d1, i64 %d2, i64 %d3, i64 %d4, i64 %d5, i64 %d6, i64 %d7, i64 %d8, %struct.s2* byval nocapture readonly %vs) #0 {
  23 entry:
  24   %m = getelementptr inbounds %struct.s2* %vs, i64 0, i32 0
  25   %0 = load i64* %m, align 8
  26   store i64 %0, i64* @n, align 8
  27   %v = getelementptr inbounds %struct.s2* %vs, i64 0, i32 1
  28   %1 = load <4 x float>* %v, align 16
  29   store <4 x float> %1, <4 x float>* @ve, align 16
  30   ret void
  31
  32 ; CHECK-LABEL: @test2
  33 ; CHECK: ld {{[0-9]+}}, 112(1)
  34 ; CHECK: li [[REG16:[0-9]+]], 16
  35 ; CHECK: addi [[REGB:[0-9]+]], 1, 112
  36 ; CHECK: lvx 2, [[REGB]], [[REG16]]
  37 ; CHECK: blr
  38 }
  39
  40 ; Function Attrs: nounwind
  41 define void @test3(i64 %d1, i64 %d2, i64 %d3, i64 %d4, i64 %d5, i64 %d6, i64 %d7, i64 %d8, i64 %d9, %struct.s2* byval nocapture readonly %vs) #0 {
  42 entry:
  43   %m = getelementptr inbounds %struct.s2* %vs, i64 0, i32 0
  44   %0 = load i64* %m, align 8
  45   store i64 %0, i64* @n, align 8
  46   %v = getelementptr inbounds %struct.s2* %vs, i64 0, i32 1
  47   %1 = load <4 x float>* %v, align 16
  48   store <4 x float> %1, <4 x float>* @ve, align 16
  49   ret void
  50
  51 ; CHECK-LABEL: @test3
  52 ; CHECK: ld {{[0-9]+}}, 128(1)
  53 ; CHECK: li [[REG16:[0-9]+]], 16
  54 ; CHECK: addi [[REGB:[0-9]+]], 1, 128
  55 ; CHECK: lvx 2, [[REGB]], [[REG16]]
  56 ; CHECK: blr
  57 }
  58
  59 attributes #0 = { nounwind }
  60