test/CodeGen/PowerPC/vsx.ll

   1 ; RUN: llc -mcpu=pwr7 -mattr=+vsx < %s | FileCheck %s
   2 target datalayout = "E-m:e-i64:64-n32:64"
   3 target triple = "powerpc64-unknown-linux-gnu"
   4
   5 define double @test1(double %a, double %b) {
   6 entry:
   7   %v = fmul double %a, %b
   8   ret double %v
   9
  10 ; CHECK-LABEL: @test1
  11 ; CHECK: xsmuldp 1, 1, 2
  12 ; CHECK: blr
  13 }
  14
  15 define double @test2(double %a, double %b) {
  16 entry:
  17   %v = fdiv double %a, %b
  18   ret double %v
  19
  20 ; CHECK-LABEL: @test2
  21 ; CHECK: xsdivdp 1, 1, 2
  22 ; CHECK: blr
  23 }
  24
  25 define double @test3(double %a, double %b) {
  26 entry:
  27   %v = fadd double %a, %b
  28   ret double %v
  29
  30 ; CHECK-LABEL: @test3
  31 ; CHECK: xsadddp 1, 1, 2
  32 ; CHECK: blr
  33 }
  34
  35 define <2 x double> @test4(<2 x double> %a, <2 x double> %b) {
  36 entry:
  37   %v = fadd <2 x double> %a, %b
  38   ret <2 x double> %v
  39
  40 ; CHECK-LABEL: @test4
  41 ; CHECK: xvadddp 34, 34, 35
  42 ; CHECK: blr
  43 }
  44
  45 define <4 x i32> @test5(<4 x i32> %a, <4 x i32> %b) {
  46 entry:
  47   %v = xor <4 x i32> %a, %b
  48   ret <4 x i32> %v
  49
  50 ; CHECK-LABEL: @test5
  51 ; CHECK: xxlxor 34, 34, 35
  52 ; CHECK: blr
  53 }
  54
  55 define <8 x i16> @test6(<8 x i16> %a, <8 x i16> %b) {
  56 entry:
  57   %v = xor <8 x i16> %a, %b
  58   ret <8 x i16> %v
  59
  60 ; CHECK-LABEL: @test6
  61 ; CHECK: xxlxor 34, 34, 35
  62 ; CHECK: blr
  63 }
  64
  65 define <16 x i8> @test7(<16 x i8> %a, <16 x i8> %b) {
  66 entry:
  67   %v = xor <16 x i8> %a, %b
  68   ret <16 x i8> %v
  69
  70 ; CHECK-LABEL: @test7
  71 ; CHECK: xxlxor 34, 34, 35
  72 ; CHECK: blr
  73 }
  74
  75 define <4 x i32> @test8(<4 x i32> %a, <4 x i32> %b) {
  76 entry:
  77   %v = or <4 x i32> %a, %b
  78   ret <4 x i32> %v
  79
  80 ; CHECK-LABEL: @test8
  81 ; CHECK: xxlor 34, 34, 35
  82 ; CHECK: blr
  83 }
  84
  85 define <8 x i16> @test9(<8 x i16> %a, <8 x i16> %b) {
  86 entry:
  87   %v = or <8 x i16> %a, %b
  88   ret <8 x i16> %v
  89
  90 ; CHECK-LABEL: @test9
  91 ; CHECK: xxlor 34, 34, 35
  92 ; CHECK: blr
  93 }
  94
  95 define <16 x i8> @test10(<16 x i8> %a, <16 x i8> %b) {
  96 entry:
  97   %v = or <16 x i8> %a, %b
  98   ret <16 x i8> %v
  99
 100 ; CHECK-LABEL: @test10
 101 ; CHECK: xxlor 34, 34, 35
 102 ; CHECK: blr
 103 }
 104
 105 define <4 x i32> @test11(<4 x i32> %a, <4 x i32> %b) {
 106 entry:
 107   %v = and <4 x i32> %a, %b
 108   ret <4 x i32> %v
 109
 110 ; CHECK-LABEL: @test11
 111 ; CHECK: xxland 34, 34, 35
 112 ; CHECK: blr
 113 }
 114
 115 define <8 x i16> @test12(<8 x i16> %a, <8 x i16> %b) {
 116 entry:
 117   %v = and <8 x i16> %a, %b
 118   ret <8 x i16> %v
 119
 120 ; CHECK-LABEL: @test12
 121 ; CHECK: xxland 34, 34, 35
 122 ; CHECK: blr
 123 }
 124
 125 define <16 x i8> @test13(<16 x i8> %a, <16 x i8> %b) {
 126 entry:
 127   %v = and <16 x i8> %a, %b
 128   ret <16 x i8> %v
 129
 130 ; CHECK-LABEL: @test13
 131 ; CHECK: xxland 34, 34, 35
 132 ; CHECK: blr
 133 }
 134
 135 define <4 x i32> @test14(<4 x i32> %a, <4 x i32> %b) {
 136 entry:
 137   %v = or <4 x i32> %a, %b
 138   %w = xor <4 x i32> %v, <i32 -1, i32 -1, i32 -1, i32 -1>
 139   ret <4 x i32> %w
 140
 141 ; CHECK-LABEL: @test14
 142 ; CHECK: xxlnor 34, 34, 35
 143 ; CHECK: blr
 144 }
 145
 146 define <8 x i16> @test15(<8 x i16> %a, <8 x i16> %b) {
 147 entry:
 148   %v = or <8 x i16> %a, %b
 149   %w = xor <8 x i16> %v, <i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1>
 150   ret <8 x i16> %w
 151
 152 ; CHECK-LABEL: @test15
 153 ; CHECK: xxlnor 34, 34, 35
 154 ; CHECK: blr
 155 }
 156
 157 define <16 x i8> @test16(<16 x i8> %a, <16 x i8> %b) {
 158 entry:
 159   %v = or <16 x i8> %a, %b
 160   %w = xor <16 x i8> %v, <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>
 161   ret <16 x i8> %w
 162
 163 ; CHECK-LABEL: @test16
 164 ; CHECK: xxlnor 34, 34, 35
 165 ; CHECK: blr
 166 }
 167
 168 define <4 x i32> @test17(<4 x i32> %a, <4 x i32> %b) {
 169 entry:
 170   %w = xor <4 x i32> %b, <i32 -1, i32 -1, i32 -1, i32 -1>
 171   %v = and <4 x i32> %a, %w
 172   ret <4 x i32> %v
 173
 174 ; CHECK-LABEL: @test17
 175 ; CHECK: xxlandc 34, 34, 35
 176 ; CHECK: blr
 177 }
 178
 179 define <8 x i16> @test18(<8 x i16> %a, <8 x i16> %b) {
 180 entry:
 181   %w = xor <8 x i16> %b, <i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1>
 182   %v = and <8 x i16> %a, %w
 183   ret <8 x i16> %v
 184
 185 ; CHECK-LABEL: @test18
 186 ; CHECK: xxlandc 34, 34, 35
 187 ; CHECK: blr
 188 }
 189
 190 define <16 x i8> @test19(<16 x i8> %a, <16 x i8> %b) {
 191 entry:
 192   %w = xor <16 x i8> %b, <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>
 193   %v = and <16 x i8> %a, %w
 194   ret <16 x i8> %v
 195
 196 ; CHECK-LABEL: @test19
 197 ; CHECK: xxlandc 34, 34, 35
 198 ; CHECK: blr
 199 }
 200
 201 define <4 x i32> @test20(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c, <4 x i32> %d) {
 202 entry:
 203   %m = icmp eq <4 x i32> %c, %d
 204   %v = select <4 x i1> %m, <4 x i32> %a, <4 x i32> %b
 205   ret <4 x i32> %v
 206
 207 ; CHECK-LABEL: @test20
 208 ; CHECK: vcmpequw {{[0-9]+}}, 4, 5
 209 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 210 ; CHECK: blr
 211 }
 212
 213 define <4 x float> @test21(<4 x float> %a, <4 x float> %b, <4 x float> %c, <4 x float> %d) {
 214 entry:
 215   %m = fcmp oeq <4 x float> %c, %d
 216   %v = select <4 x i1> %m, <4 x float> %a, <4 x float> %b
 217   ret <4 x float> %v
 218
 219 ; CHECK-LABEL: @test21
 220 ; CHECK: xvcmpeqsp [[V1:[0-9]+]], 36, 37
 221 ; CHECK: xxsel 34, 35, 34, [[V1]]
 222 ; CHECK: blr
 223 }
 224
 225 define <4 x float> @test22(<4 x float> %a, <4 x float> %b, <4 x float> %c, <4 x float> %d) {
 226 entry:
 227   %m = fcmp ueq <4 x float> %c, %d
 228   %v = select <4 x i1> %m, <4 x float> %a, <4 x float> %b
 229   ret <4 x float> %v
 230
 231 ; CHECK-LABEL: @test22
 232 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 37, 37
 233 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 36, 36
 234 ; CHECK-DAG: xvcmpeqsp {{[0-9]+}}, 36, 37
 235 ; CHECK-DAG: xxlnor
 236 ; CHECK-DAG: xxlnor
 237 ; CHECK-DAG: xxlor
 238 ; CHECK-DAG: xxlor
 239 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 240 ; CHECK: blr
 241 }
 242
 243 define <8 x i16> @test23(<8 x i16> %a, <8 x i16> %b, <8 x i16> %c, <8 x i16> %d) {
 244 entry:
 245   %m = icmp eq <8 x i16> %c, %d
 246   %v = select <8 x i1> %m, <8 x i16> %a, <8 x i16> %b
 247   ret <8 x i16> %v
 248
 249 ; CHECK-LABEL: @test23
 250 ; CHECK: vcmpequh {{[0-9]+}}, 4, 5
 251 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 252 ; CHECK: blr
 253 }
 254
 255 define <16 x i8> @test24(<16 x i8> %a, <16 x i8> %b, <16 x i8> %c, <16 x i8> %d) {
 256 entry:
 257   %m = icmp eq <16 x i8> %c, %d
 258   %v = select <16 x i1> %m, <16 x i8> %a, <16 x i8> %b
 259   ret <16 x i8> %v
 260
 261 ; CHECK-LABEL: @test24
 262 ; CHECK: vcmpequb {{[0-9]+}}, 4, 5
 263 ; CHECK: xxsel 34, 35, 34, {{[0-9]+}}
 264 ; CHECK: blr
 265 }
 266
 267 define <2 x double> @test25(<2 x double> %a, <2 x double> %b, <2 x double> %c, <2 x double> %d) {
 268 entry:
 269   %m = fcmp oeq <2 x double> %c, %d
 270   %v = select <2 x i1> %m, <2 x double> %a, <2 x double> %b
 271   ret <2 x double> %v
 272
 273 ; CHECK-LABEL: @test25
 274 ; CHECK: xvcmpeqdp [[V1:[0-9]+]], 36, 37
 275 ; CHECK: xxsel 34, 35, 34, [[V1]]
 276 ; CHECK: blr
 277 }
 278
 279 define <2 x i64> @test26(<2 x i64> %a, <2 x i64> %b) {
 280   %v = add <2 x i64> %a, %b
 281   ret <2 x i64> %v
 282
 283 ; CHECK-LABEL: @test26
 284 ; FIXME: The code quality here is not good; just make sure we do something for now.
 285 ; CHECK: add
 286 ; CHECK: add
 287 ; CHECK: blr
 288 }
 289
 290 define <2 x i64> @test27(<2 x i64> %a, <2 x i64> %b) {
 291   %v = and <2 x i64> %a, %b
 292   ret <2 x i64> %v
 293
 294 ; CHECK-LABEL: @test27
 295 ; CHECK: xxland 34, 34, 35
 296 ; CHECK: blr
 297 }
 298