R600: Non vector only instruction can be scheduled on trans unit
[oota-llvm.git] / test / CodeGen / R600 / fdiv.ll
1 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
2
3 ;CHECK-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}
4 ;CHECK-DAG: MUL_IEEE  T{{[0-9]+\.[XYZW]}}
5 ;CHECK-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}
6 ;CHECK-DAG: MUL_IEEE  T{{[0-9]+\.[XYZW]}}
7 ;CHECK-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}
8 ;CHECK-DAG: MUL_IEEE  T{{[0-9]+\.[XYZW]}}
9 ;CHECK-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}
10 ;CHECK-DAG: MUL_IEEE  T{{[0-9]+\.[XYZW]}}
11
12 define void @test(<4 x float> addrspace(1)* %out, <4 x float> %a, <4 x float> %b) {
13 entry:
14   %0 = fdiv <4 x float> %a, %b
15   store <4 x float> %0, <4 x float> addrspace(1)* %out
16   ret void
17 }