test/CodeGen/R600/rotr.ll

   1 ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck --check-prefix=R600-CHECK %s
   2 ; RUN: llc < %s -march=r600 -mcpu=SI -verify-machineinstrs | FileCheck --check-prefix=SI-CHECK %s
   3
   4 ; R600-CHECK: @rotr
   5 ; R600-CHECK: BIT_ALIGN_INT
   6
   7 ; SI-CHECK: @rotr
   8 ; SI-CHECK: V_ALIGNBIT_B32
   9 define void @rotr(i32 addrspace(1)* %in, i32 %x, i32 %y) {
  10 entry:
  11   %0 = sub i32 32, %y
  12   %1 = shl i32 %x, %0
  13   %2 = lshr i32 %x, %y
  14   %3 = or i32 %1, %2
  15   store i32 %3, i32 addrspace(1)* %in
  16   ret void
  17 }
  18
  19 ; R600-CHECK: @rotl
  20 ; R600-CHECK: SUB_INT {{\** T[0-9]+\.[XYZW]}}, literal.x
  21 ; R600-CHECK-NEXT: 32
  22 ; R600-CHECK: BIT_ALIGN_INT {{T[0-9]+\.[XYZW]}}, KC0[2].Z, KC0[2].Z, PV.{{[XYZW]}}
  23
  24
  25 ; SI-CHECK: @rotl
  26 ; SI-CHECK: V_SUB_I32_e64 [[DST:v[0-9]+]], 32, {{[sv][0-9]+}}
  27 ; SI-CHECK: V_ALIGNBIT_B32 {{v[0-9]+, [sv][0-9]+, v[0-9]+}}, [[DST]]
  28 define void @rotl(i32 addrspace(1)* %in, i32 %x, i32 %y) {
  29 entry:
  30   %0 = shl i32 %x, %y
  31   %1 = sub i32 32, %y
  32   %2 = lshr i32 %x, %1
  33   %3 = or i32 %0, %2
  34   store i32 %3, i32 addrspace(1)* %in
  35   ret void
  36 }