test/CodeGen/R600/srl.ll

   1 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck --check-prefix=EG-CHECK %s
   2 ;RUN: llc < %s -march=r600 -mcpu=verde | FileCheck --check-prefix=SI-CHECK %s
   3
   4 ;EG-CHECK: @lshr_v2i32
   5 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
   6 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
   7
   8 ;SI-CHECK: @lshr_v2i32
   9 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  10 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  11
  12 define void @lshr_v2i32(<2 x i32> addrspace(1)* %out, <2 x i32> addrspace(1)* %in) {
  13   %b_ptr = getelementptr <2 x i32> addrspace(1)* %in, i32 1
  14   %a = load <2 x i32> addrspace(1) * %in
  15   %b = load <2 x i32> addrspace(1) * %b_ptr
  16   %result = lshr <2 x i32> %a, %b
  17   store <2 x i32> %result, <2 x i32> addrspace(1)* %out
  18   ret void
  19 }
  20
  21
  22 ;EG-CHECK: @lshr_v4i32
  23 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  24 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  25 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  26 ;EG-CHECK: LSHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
  27
  28 ;SI-CHECK: @lshr_v4i32
  29 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  30 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  31 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  32 ;SI-CHECK: V_LSHR_B32_e32 VGPR{{[0-9]+, VGPR[0-9]+, VGPR[0-9]+}}
  33
  34 define void @lshr_v4i32(<4 x i32> addrspace(1)* %out, <4 x i32> addrspace(1)* %in) {
  35   %b_ptr = getelementptr <4 x i32> addrspace(1)* %in, i32 1
  36   %a = load <4 x i32> addrspace(1) * %in
  37   %b = load <4 x i32> addrspace(1) * %b_ptr
  38   %result = lshr <4 x i32> %a, %b
  39   store <4 x i32> %result, <4 x i32> addrspace(1)* %out
  40   ret void
  41 }