test/CodeGen/SystemZ/int-conv-05.ll

   1 ; Test sign extensions from a halfword to an i32.
   2 ;
   3 ; RUN: llc < %s -mtriple=s390x-linux-gnu | FileCheck %s
   4
   5 ; Test register extension, starting with an i32.
   6 define i32 @f1(i32 %a) {
   7 ; CHECK: f1:
   8 ; CHECK: lhr %r2, %r2
   9 ; CHECK: br %r14
  10   %half = trunc i32 %a to i16
  11   %ext = sext i16 %half to i32
  12   ret i32 %ext
  13 }
  14
  15 ; ...and again with an i64.
  16 define i32 @f2(i64 %a) {
  17 ; CHECK: f2:
  18 ; CHECK: lhr %r2, %r2
  19 ; CHECK: br %r14
  20   %half = trunc i64 %a to i16
  21   %ext = sext i16 %half to i32
  22   ret i32 %ext
  23 }
  24
  25 ; Check the low end of the LH range.
  26 define i32 @f3(i16 *%src) {
  27 ; CHECK: f3:
  28 ; CHECK: lh %r2, 0(%r2)
  29 ; CHECK: br %r14
  30   %half = load i16 *%src
  31   %ext = sext i16 %half to i32
  32   ret i32 %ext
  33 }
  34
  35 ; Check the high end of the LH range.
  36 define i32 @f4(i16 *%src) {
  37 ; CHECK: f4:
  38 ; CHECK: lh %r2, 4094(%r2)
  39 ; CHECK: br %r14
  40   %ptr = getelementptr i16 *%src, i64 2047
  41   %half = load i16 *%ptr
  42   %ext = sext i16 %half to i32
  43   ret i32 %ext
  44 }
  45
  46 ; Check the next halfword up, which needs LHY rather than LH.
  47 define i32 @f5(i16 *%src) {
  48 ; CHECK: f5:
  49 ; CHECK: lhy %r2, 4096(%r2)
  50 ; CHECK: br %r14
  51   %ptr = getelementptr i16 *%src, i64 2048
  52   %half = load i16 *%ptr
  53   %ext = sext i16 %half to i32
  54   ret i32 %ext
  55 }
  56
  57 ; Check the high end of the LHY range.
  58 define i32 @f6(i16 *%src) {
  59 ; CHECK: f6:
  60 ; CHECK: lhy %r2, 524286(%r2)
  61 ; CHECK: br %r14
  62   %ptr = getelementptr i16 *%src, i64 262143
  63   %half = load i16 *%ptr
  64   %ext = sext i16 %half to i32
  65   ret i32 %ext
  66 }
  67
  68 ; Check the next halfword up, which needs separate address logic.
  69 ; Other sequences besides this one would be OK.
  70 define i32 @f7(i16 *%src) {
  71 ; CHECK: f7:
  72 ; CHECK: agfi %r2, 524288
  73 ; CHECK: lh %r2, 0(%r2)
  74 ; CHECK: br %r14
  75   %ptr = getelementptr i16 *%src, i64 262144
  76   %half = load i16 *%ptr
  77   %ext = sext i16 %half to i32
  78   ret i32 %ext
  79 }
  80
  81 ; Check the high end of the negative LHY range.
  82 define i32 @f8(i16 *%src) {
  83 ; CHECK: f8:
  84 ; CHECK: lhy %r2, -2(%r2)
  85 ; CHECK: br %r14
  86   %ptr = getelementptr i16 *%src, i64 -1
  87   %half = load i16 *%ptr
  88   %ext = sext i16 %half to i32
  89   ret i32 %ext
  90 }
  91
  92 ; Check the low end of the LHY range.
  93 define i32 @f9(i16 *%src) {
  94 ; CHECK: f9:
  95 ; CHECK: lhy %r2, -524288(%r2)
  96 ; CHECK: br %r14
  97   %ptr = getelementptr i16 *%src, i64 -262144
  98   %half = load i16 *%ptr
  99   %ext = sext i16 %half to i32
 100   ret i32 %ext
 101 }
 102
 103 ; Check the next halfword down, which needs separate address logic.
 104 ; Other sequences besides this one would be OK.
 105 define i32 @f10(i16 *%src) {
 106 ; CHECK: f10:
 107 ; CHECK: agfi %r2, -524290
 108 ; CHECK: lh %r2, 0(%r2)
 109 ; CHECK: br %r14
 110   %ptr = getelementptr i16 *%src, i64 -262145
 111   %half = load i16 *%ptr
 112   %ext = sext i16 %half to i32
 113   ret i32 %ext
 114 }
 115
 116 ; Check that LH allows an index
 117 define i32 @f11(i64 %src, i64 %index) {
 118 ; CHECK: f11:
 119 ; CHECK: lh %r2, 4094(%r3,%r2)
 120 ; CHECK: br %r14
 121   %add1 = add i64 %src, %index
 122   %add2 = add i64 %add1, 4094
 123   %ptr = inttoptr i64 %add2 to i16 *
 124   %half = load i16 *%ptr
 125   %ext = sext i16 %half to i32
 126   ret i32 %ext
 127 }
 128
 129 ; Check that LH allows an index
 130 define i32 @f12(i64 %src, i64 %index) {
 131 ; CHECK: f12:
 132 ; CHECK: lhy %r2, 4096(%r3,%r2)
 133 ; CHECK: br %r14
 134   %add1 = add i64 %src, %index
 135   %add2 = add i64 %add1, 4096
 136   %ptr = inttoptr i64 %add2 to i16 *
 137   %half = load i16 *%ptr
 138   %ext = sext i16 %half to i32
 139   ret i32 %ext
 140 }