test/CodeGen/SystemZ/int-conv-09.ll

   1 ; Test sign extensions from an i32 to an i64.
   2 ;
   3 ; RUN: llc < %s -mtriple=s390x-linux-gnu | FileCheck %s
   4
   5 ; Test register extension, starting with an i32.
   6 define i64 @f1(i32 %a) {
   7 ; CHECK: f1:
   8 ; CHECK: lgfr %r2, %r2
   9 ; CHECK: br %r14
  10   %ext = sext i32 %a to i64
  11   ret i64 %ext
  12 }
  13
  14 ; ...and again with an i64.
  15 define i64 @f2(i64 %a) {
  16 ; CHECK: f2:
  17 ; CHECK: lgfr %r2, %r2
  18 ; CHECK: br %r14
  19   %word = trunc i64 %a to i32
  20   %ext = sext i32 %word to i64
  21   ret i64 %ext
  22 }
  23
  24 ; Check LGF with no displacement.
  25 define i64 @f3(i32 *%src) {
  26 ; CHECK: f3:
  27 ; CHECK: lgf %r2, 0(%r2)
  28 ; CHECK: br %r14
  29   %word = load i32 *%src
  30   %ext = sext i32 %word to i64
  31   ret i64 %ext
  32 }
  33
  34 ; Check the high end of the LGF range.
  35 define i64 @f4(i32 *%src) {
  36 ; CHECK: f4:
  37 ; CHECK: lgf %r2, 524284(%r2)
  38 ; CHECK: br %r14
  39   %ptr = getelementptr i32 *%src, i64 131071
  40   %word = load i32 *%ptr
  41   %ext = sext i32 %word to i64
  42   ret i64 %ext
  43 }
  44
  45 ; Check the next word up, which needs separate address logic.
  46 ; Other sequences besides this one would be OK.
  47 define i64 @f5(i32 *%src) {
  48 ; CHECK: f5:
  49 ; CHECK: agfi %r2, 524288
  50 ; CHECK: lgf %r2, 0(%r2)
  51 ; CHECK: br %r14
  52   %ptr = getelementptr i32 *%src, i64 131072
  53   %word = load i32 *%ptr
  54   %ext = sext i32 %word to i64
  55   ret i64 %ext
  56 }
  57
  58 ; Check the high end of the negative LGF range.
  59 define i64 @f6(i32 *%src) {
  60 ; CHECK: f6:
  61 ; CHECK: lgf %r2, -4(%r2)
  62 ; CHECK: br %r14
  63   %ptr = getelementptr i32 *%src, i64 -1
  64   %word = load i32 *%ptr
  65   %ext = sext i32 %word to i64
  66   ret i64 %ext
  67 }
  68
  69 ; Check the low end of the LGF range.
  70 define i64 @f7(i32 *%src) {
  71 ; CHECK: f7:
  72 ; CHECK: lgf %r2, -524288(%r2)
  73 ; CHECK: br %r14
  74   %ptr = getelementptr i32 *%src, i64 -131072
  75   %word = load i32 *%ptr
  76   %ext = sext i32 %word to i64
  77   ret i64 %ext
  78 }
  79
  80 ; Check the next word down, which needs separate address logic.
  81 ; Other sequences besides this one would be OK.
  82 define i64 @f8(i32 *%src) {
  83 ; CHECK: f8:
  84 ; CHECK: agfi %r2, -524292
  85 ; CHECK: lgf %r2, 0(%r2)
  86 ; CHECK: br %r14
  87   %ptr = getelementptr i32 *%src, i64 -131073
  88   %word = load i32 *%ptr
  89   %ext = sext i32 %word to i64
  90   ret i64 %ext
  91 }
  92
  93 ; Check that LGF allows an index.
  94 define i64 @f9(i64 %src, i64 %index) {
  95 ; CHECK: f9:
  96 ; CHECK: lgf %r2, 524287(%r3,%r2)
  97 ; CHECK: br %r14
  98   %add1 = add i64 %src, %index
  99   %add2 = add i64 %add1, 524287
 100   %ptr = inttoptr i64 %add2 to i32 *
 101   %word = load i32 *%ptr
 102   %ext = sext i32 %word to i64
 103   ret i64 %ext
 104 }
 105
 106 ; Test a case where we spill the source of at least one LGFR.  We want
 107 ; to use LGF if possible.
 108 define void @f10(i64 *%ptr1, i32 *%ptr2) {
 109 ; CHECK: f10:
 110 ; CHECK: lgf {{%r[0-9]+}}, 16{{[04]}}(%r15)
 111 ; CHECK: br %r14
 112   %val0 = load volatile i32 *%ptr2
 113   %val1 = load volatile i32 *%ptr2
 114   %val2 = load volatile i32 *%ptr2
 115   %val3 = load volatile i32 *%ptr2
 116   %val4 = load volatile i32 *%ptr2
 117   %val5 = load volatile i32 *%ptr2
 118   %val6 = load volatile i32 *%ptr2
 119   %val7 = load volatile i32 *%ptr2
 120   %val8 = load volatile i32 *%ptr2
 121   %val9 = load volatile i32 *%ptr2
 122   %val10 = load volatile i32 *%ptr2
 123   %val11 = load volatile i32 *%ptr2
 124   %val12 = load volatile i32 *%ptr2
 125   %val13 = load volatile i32 *%ptr2
 126   %val14 = load volatile i32 *%ptr2
 127   %val15 = load volatile i32 *%ptr2
 128
 129   %ext0 = sext i32 %val0 to i64
 130   %ext1 = sext i32 %val1 to i64
 131   %ext2 = sext i32 %val2 to i64
 132   %ext3 = sext i32 %val3 to i64
 133   %ext4 = sext i32 %val4 to i64
 134   %ext5 = sext i32 %val5 to i64
 135   %ext6 = sext i32 %val6 to i64
 136   %ext7 = sext i32 %val7 to i64
 137   %ext8 = sext i32 %val8 to i64
 138   %ext9 = sext i32 %val9 to i64
 139   %ext10 = sext i32 %val10 to i64
 140   %ext11 = sext i32 %val11 to i64
 141   %ext12 = sext i32 %val12 to i64
 142   %ext13 = sext i32 %val13 to i64
 143   %ext14 = sext i32 %val14 to i64
 144   %ext15 = sext i32 %val15 to i64
 145
 146   store volatile i32 %val0, i32 *%ptr2
 147   store volatile i32 %val1, i32 *%ptr2
 148   store volatile i32 %val2, i32 *%ptr2
 149   store volatile i32 %val3, i32 *%ptr2
 150   store volatile i32 %val4, i32 *%ptr2
 151   store volatile i32 %val5, i32 *%ptr2
 152   store volatile i32 %val6, i32 *%ptr2
 153   store volatile i32 %val7, i32 *%ptr2
 154   store volatile i32 %val8, i32 *%ptr2
 155   store volatile i32 %val9, i32 *%ptr2
 156   store volatile i32 %val10, i32 *%ptr2
 157   store volatile i32 %val11, i32 *%ptr2
 158   store volatile i32 %val12, i32 *%ptr2
 159   store volatile i32 %val13, i32 *%ptr2
 160   store volatile i32 %val14, i32 *%ptr2
 161   store volatile i32 %val15, i32 *%ptr2
 162
 163   store volatile i64 %ext0, i64 *%ptr1
 164   store volatile i64 %ext1, i64 *%ptr1
 165   store volatile i64 %ext2, i64 *%ptr1
 166   store volatile i64 %ext3, i64 *%ptr1
 167   store volatile i64 %ext4, i64 *%ptr1
 168   store volatile i64 %ext5, i64 *%ptr1
 169   store volatile i64 %ext6, i64 *%ptr1
 170   store volatile i64 %ext7, i64 *%ptr1
 171   store volatile i64 %ext8, i64 *%ptr1
 172   store volatile i64 %ext9, i64 *%ptr1
 173   store volatile i64 %ext10, i64 *%ptr1
 174   store volatile i64 %ext11, i64 *%ptr1
 175   store volatile i64 %ext12, i64 *%ptr1
 176   store volatile i64 %ext13, i64 *%ptr1
 177   store volatile i64 %ext14, i64 *%ptr1
 178   store volatile i64 %ext15, i64 *%ptr1
 179
 180   ret void
 181 }