RegScavenger::enterBasicBlock should always reset register state.
[oota-llvm.git] / test / CodeGen / Thumb2 / cross-rc-coalescing-2.ll
1 ; RUN: llc < %s -mtriple=thumbv7-apple-darwin9 -mcpu=cortex-a8 | grep vmov.f32 | count 4
2
3 define arm_apcscc void @fht(float* nocapture %fz, i16 signext %n) nounwind {
4 entry:
5   br label %bb5
6
7 bb5:                                              ; preds = %bb5, %entry
8   br i1 undef, label %bb5, label %bb.nph
9
10 bb.nph:                                           ; preds = %bb5
11   br label %bb7
12
13 bb7:                                              ; preds = %bb9, %bb.nph
14   %s1.02 = phi float [ undef, %bb.nph ], [ %35, %bb9 ] ; <float> [#uses=3]
15   %tmp79 = add i32 undef, undef                   ; <i32> [#uses=1]
16   %tmp53 = sub i32 undef, undef                   ; <i32> [#uses=1]
17   %0 = fadd float 0.000000e+00, 1.000000e+00      ; <float> [#uses=2]
18   %1 = fmul float 0.000000e+00, 0.000000e+00      ; <float> [#uses=2]
19   br label %bb8
20
21 bb8:                                              ; preds = %bb8, %bb7
22   %tmp54 = add i32 0, %tmp53                      ; <i32> [#uses=0]
23   %fi.1 = getelementptr float* %fz, i32 undef     ; <float*> [#uses=2]
24   %tmp80 = add i32 0, %tmp79                      ; <i32> [#uses=1]
25   %scevgep81 = getelementptr float* %fz, i32 %tmp80 ; <float*> [#uses=1]
26   %2 = load float* undef, align 4                 ; <float> [#uses=1]
27   %3 = fmul float %2, %1                          ; <float> [#uses=1]
28   %4 = load float* null, align 4                  ; <float> [#uses=2]
29   %5 = fmul float %4, %0                          ; <float> [#uses=1]
30   %6 = fsub float %3, %5                          ; <float> [#uses=1]
31   %7 = fmul float %4, %1                          ; <float> [#uses=1]
32   %8 = fadd float undef, %7                       ; <float> [#uses=2]
33   %9 = load float* %fi.1, align 4                 ; <float> [#uses=2]
34   %10 = fsub float %9, %8                         ; <float> [#uses=1]
35   %11 = fadd float %9, %8                         ; <float> [#uses=1]
36   %12 = fsub float 0.000000e+00, %6               ; <float> [#uses=1]
37   %13 = fsub float 0.000000e+00, undef            ; <float> [#uses=2]
38   %14 = fmul float undef, %0                      ; <float> [#uses=1]
39   %15 = fadd float %14, undef                     ; <float> [#uses=2]
40   %16 = load float* %scevgep81, align 4           ; <float> [#uses=2]
41   %17 = fsub float %16, %15                       ; <float> [#uses=1]
42   %18 = fadd float %16, %15                       ; <float> [#uses=2]
43   %19 = load float* undef, align 4                ; <float> [#uses=2]
44   %20 = fsub float %19, %13                       ; <float> [#uses=2]
45   %21 = fadd float %19, %13                       ; <float> [#uses=1]
46   %22 = fmul float %s1.02, %18                    ; <float> [#uses=1]
47   %23 = fmul float 0.000000e+00, %20              ; <float> [#uses=1]
48   %24 = fsub float %22, %23                       ; <float> [#uses=1]
49   %25 = fmul float 0.000000e+00, %18              ; <float> [#uses=1]
50   %26 = fmul float %s1.02, %20                    ; <float> [#uses=1]
51   %27 = fadd float %25, %26                       ; <float> [#uses=1]
52   %28 = fadd float %11, %27                       ; <float> [#uses=1]
53   store float %28, float* %fi.1, align 4
54   %29 = fadd float %12, %24                       ; <float> [#uses=1]
55   store float %29, float* null, align 4
56   %30 = fmul float 0.000000e+00, %21              ; <float> [#uses=1]
57   %31 = fmul float %s1.02, %17                    ; <float> [#uses=1]
58   %32 = fsub float %30, %31                       ; <float> [#uses=1]
59   %33 = fsub float %10, %32                       ; <float> [#uses=1]
60   store float %33, float* undef, align 4
61   %34 = icmp slt i32 undef, undef                 ; <i1> [#uses=1]
62   br i1 %34, label %bb8, label %bb9
63
64 bb9:                                              ; preds = %bb8
65   %35 = fadd float 0.000000e+00, undef            ; <float> [#uses=1]
66   br label %bb7
67 }