test/CodeGen/Thumb2/machine-licm.ll

   1 ; RUN: llc < %s -mtriple=thumbv7-apple-darwin -relocation-model=pic -disable-fp-elim | FileCheck %s
   2 ; rdar://7353541
   3 ; rdar://7354376
   4
   5 ; The generated code is no where near ideal. It's not recognizing the two
   6 ; constantpool entries being loaded can be merged into one.
   7
   8 @GV = external global i32                         ; <i32*> [#uses=2]
   9
  10 define arm_apcscc void @t(i32* nocapture %vals, i32 %c) nounwind {
  11 entry:
  12 ; CHECK: t:
  13 ; CHECK: cbz
  14   %0 = icmp eq i32 %c, 0                          ; <i1> [#uses=1]
  15   br i1 %0, label %return, label %bb.nph
  16
  17 bb.nph:                                           ; preds = %entry
  18 ; CHECK: BB#1
  19 ; CHECK: ldr.n r2, LCPI1_0
  20 ; CHECK: add r2, pc
  21 ; CHECK: ldr r{{[0-9]+}}, [r2]
  22 ; CHECK: LBB1_2
  23 ; CHECK: LCPI1_0:
  24 ; CHECK-NOT: LCPI1_1:
  25 ; CHECK: .section
  26   %.pre = load i32* @GV, align 4                  ; <i32> [#uses=1]
  27   br label %bb
  28
  29 bb:                                               ; preds = %bb, %bb.nph
  30   %1 = phi i32 [ %.pre, %bb.nph ], [ %3, %bb ]    ; <i32> [#uses=1]
  31   %i.03 = phi i32 [ 0, %bb.nph ], [ %4, %bb ]     ; <i32> [#uses=2]
  32   %scevgep = getelementptr i32* %vals, i32 %i.03  ; <i32*> [#uses=1]
  33   %2 = load i32* %scevgep, align 4                ; <i32> [#uses=1]
  34   %3 = add nsw i32 %1, %2                         ; <i32> [#uses=2]
  35   store i32 %3, i32* @GV, align 4
  36   %4 = add i32 %i.03, 1                           ; <i32> [#uses=2]
  37   %exitcond = icmp eq i32 %4, %c                  ; <i1> [#uses=1]
  38   br i1 %exitcond, label %return, label %bb
  39
  40 return:                                           ; preds = %bb, %entry
  41   ret void
  42 }