test/CodeGen/X86/2006-05-17-VectorArg.ll

   1 ; RUN: llvm-upgrade < %s | llvm-as | llc -march=x86 -mattr=+sse2
   2
   3 <4 x float> %opRSQ(<4 x float> %a) {
   4 entry:
   5         %tmp2 = extractelement <4 x float> %a, uint 3
   6         %abscond = setge float %tmp2, -0.000000e+00
   7         %abs = select bool %abscond, float %tmp2, float 0.000000e+00
   8         %tmp3 = tail call float %llvm.sqrt.f32( float %abs )
   9         %tmp4 = div float 1.000000e+00, %tmp3
  10         %tmp11 = insertelement <4 x float> zeroinitializer, float %tmp4, uint 3
  11         ret <4 x float> %tmp11
  12 }
  13
  14 declare float %llvm.sqrt.f32(float)