1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=corei7-avx -mattr=+avx | FileCheck %s
5 ;CHECK-LABEL: vsel_float:
8 define <4 x float> @vsel_float(<4 x float> %v1, <4 x float> %v2) {
9 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x float> %v1, <4 x float> %v2
14 ;CHECK-LABEL: vsel_i32:
17 define <4 x i32> @vsel_i32(<4 x i32> %v1, <4 x i32> %v2) {
18 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> %v1, <4 x i32> %v2
23 ;CHECK-LABEL: vsel_double:
26 define <2 x double> @vsel_double(<2 x double> %v1, <2 x double> %v2) {
27 %vsel = select <2 x i1> <i1 true, i1 false>, <2 x double> %v1, <2 x double> %v2
28 ret <2 x double> %vsel
32 ;CHECK-LABEL: vsel_i64:
35 define <2 x i64> @vsel_i64(<2 x i64> %v1, <2 x i64> %v2) {
36 %vsel = select <2 x i1> <i1 true, i1 false>, <2 x i64> %v1, <2 x i64> %v2
41 ;CHECK-LABEL: vsel_i8:
44 define <16 x i8> @vsel_i8(<16 x i8> %v1, <16 x i8> %v2) {
45 %vsel = select <16 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <16 x i8> %v1, <16 x i8> %v2
53 ;CHECK-LABEL: vsel_float8:
54 ;CHECK-NOT: vinsertf128
57 define <8 x float> @vsel_float8(<8 x float> %v1, <8 x float> %v2) {
58 %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x float> %v1, <8 x float> %v2
62 ;CHECK-LABEL: vsel_i328:
63 ;CHECK-NOT: vinsertf128
66 define <8 x i32> @vsel_i328(<8 x i32> %v1, <8 x i32> %v2) {
67 %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i32> %v1, <8 x i32> %v2
71 ;CHECK-LABEL: vsel_double8:
74 define <8 x double> @vsel_double8(<8 x double> %v1, <8 x double> %v2) {
75 %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x double> %v1, <8 x double> %v2
76 ret <8 x double> %vsel
79 ;CHECK-LABEL: vsel_i648:
82 define <8 x i64> @vsel_i648(<8 x i64> %v1, <8 x i64> %v2) {
83 %vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i64> %v1, <8 x i64> %v2
87 ;CHECK-LABEL: vsel_double4:
88 ;CHECK-NOT: vinsertf128
91 define <4 x double> @vsel_double4(<4 x double> %v1, <4 x double> %v2) {
92 %vsel = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x double> %v1, <4 x double> %v2
93 ret <4 x double> %vsel
96 ;; TEST blend + compares
98 define <2 x double> @testa(<2 x double> %x, <2 x double> %y) {
101 %max_is_x = fcmp oge <2 x double> %x, %y
102 %max = select <2 x i1> %max_is_x, <2 x double> %x, <2 x double> %y
103 ret <2 x double> %max
107 define <2 x double> @testb(<2 x double> %x, <2 x double> %y) {
110 %min_is_x = fcmp ult <2 x double> %x, %y
111 %min = select <2 x i1> %min_is_x, <2 x double> %x, <2 x double> %y
112 ret <2 x double> %min