test/CodeGen/X86/avx-intrinsics-x86.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -march=x86 -mcpu=corei7-avx | FileCheck %s
   2
   3 define <2 x i64> @test_x86_aesni_aesdec(<2 x i64> %a0, <2 x i64> %a1) {
   4   ; CHECK: vaesdec
   5   %res = call <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
   6   ret <2 x i64> %res
   7 }
   8 declare <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64>, <2 x i64>) nounwind readnone
   9
  10
  11 define <2 x i64> @test_x86_aesni_aesdeclast(<2 x i64> %a0, <2 x i64> %a1) {
  12   ; CHECK: vaesdeclast
  13   %res = call <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  14   ret <2 x i64> %res
  15 }
  16 declare <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64>, <2 x i64>) nounwind readnone
  17
  18
  19 define <2 x i64> @test_x86_aesni_aesenc(<2 x i64> %a0, <2 x i64> %a1) {
  20   ; CHECK: vaesenc
  21   %res = call <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  22   ret <2 x i64> %res
  23 }
  24 declare <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64>, <2 x i64>) nounwind readnone
  25
  26
  27 define <2 x i64> @test_x86_aesni_aesenclast(<2 x i64> %a0, <2 x i64> %a1) {
  28   ; CHECK: vaesenclast
  29   %res = call <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  30   ret <2 x i64> %res
  31 }
  32 declare <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64>, <2 x i64>) nounwind readnone
  33
  34
  35 define <2 x i64> @test_x86_aesni_aesimc(<2 x i64> %a0) {
  36   ; CHECK: vaesimc
  37   %res = call <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64> %a0) ; <<2 x i64>> [#uses=1]
  38   ret <2 x i64> %res
  39 }
  40 declare <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64>) nounwind readnone
  41
  42
  43 define <2 x i64> @test_x86_aesni_aeskeygenassist(<2 x i64> %a0) {
  44   ; CHECK: vaeskeygenassist
  45   %res = call <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64> %a0, i8 7) ; <<2 x i64>> [#uses=1]
  46   ret <2 x i64> %res
  47 }
  48 declare <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64>, i8) nounwind readnone
  49
  50
  51 define <2 x double> @test_x86_sse2_add_sd(<2 x double> %a0, <2 x double> %a1) {
  52   ; CHECK: vaddsd
  53   %res = call <2 x double> @llvm.x86.sse2.add.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
  54   ret <2 x double> %res
  55 }
  56 declare <2 x double> @llvm.x86.sse2.add.sd(<2 x double>, <2 x double>) nounwind readnone
  57
  58
  59 define <2 x double> @test_x86_sse2_cmp_pd(<2 x double> %a0, <2 x double> %a1) {
  60   ; CHECK: vcmpordpd
  61   %res = call <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  62   ret <2 x double> %res
  63 }
  64 declare <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double>, <2 x double>, i8) nounwind readnone
  65
  66
  67 define <2 x double> @test_x86_sse2_cmp_sd(<2 x double> %a0, <2 x double> %a1) {
  68   ; CHECK: vcmpordsd
  69   %res = call <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  70   ret <2 x double> %res
  71 }
  72 declare <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double>, <2 x double>, i8) nounwind readnone
  73
  74
  75 define i32 @test_x86_sse2_comieq_sd(<2 x double> %a0, <2 x double> %a1) {
  76   ; CHECK: vcomisd
  77   ; CHECK: sete
  78   ; CHECK: movzbl
  79   %res = call i32 @llvm.x86.sse2.comieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  80   ret i32 %res
  81 }
  82 declare i32 @llvm.x86.sse2.comieq.sd(<2 x double>, <2 x double>) nounwind readnone
  83
  84
  85 define i32 @test_x86_sse2_comige_sd(<2 x double> %a0, <2 x double> %a1) {
  86   ; CHECK: vcomisd
  87   ; CHECK: setae
  88   ; CHECK: movzbl
  89   %res = call i32 @llvm.x86.sse2.comige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  90   ret i32 %res
  91 }
  92 declare i32 @llvm.x86.sse2.comige.sd(<2 x double>, <2 x double>) nounwind readnone
  93
  94
  95 define i32 @test_x86_sse2_comigt_sd(<2 x double> %a0, <2 x double> %a1) {
  96   ; CHECK: vcomisd
  97   ; CHECK: seta
  98   ; CHECK: movzbl
  99   %res = call i32 @llvm.x86.sse2.comigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 100   ret i32 %res
 101 }
 102 declare i32 @llvm.x86.sse2.comigt.sd(<2 x double>, <2 x double>) nounwind readnone
 103
 104
 105 define i32 @test_x86_sse2_comile_sd(<2 x double> %a0, <2 x double> %a1) {
 106   ; CHECK: vcomisd
 107   ; CHECK: setbe
 108   ; CHECK: movzbl
 109   %res = call i32 @llvm.x86.sse2.comile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 110   ret i32 %res
 111 }
 112 declare i32 @llvm.x86.sse2.comile.sd(<2 x double>, <2 x double>) nounwind readnone
 113
 114
 115 define i32 @test_x86_sse2_comilt_sd(<2 x double> %a0, <2 x double> %a1) {
 116   ; CHECK: vcomisd
 117   ; CHECK: sbbl    %eax, %eax
 118   ; CHECK: andl    $1, %eax
 119   %res = call i32 @llvm.x86.sse2.comilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 120   ret i32 %res
 121 }
 122 declare i32 @llvm.x86.sse2.comilt.sd(<2 x double>, <2 x double>) nounwind readnone
 123
 124
 125 define i32 @test_x86_sse2_comineq_sd(<2 x double> %a0, <2 x double> %a1) {
 126   ; CHECK: vcomisd
 127   ; CHECK: setne
 128   ; CHECK: movzbl
 129   %res = call i32 @llvm.x86.sse2.comineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 130   ret i32 %res
 131 }
 132 declare i32 @llvm.x86.sse2.comineq.sd(<2 x double>, <2 x double>) nounwind readnone
 133
 134
 135 define <2 x double> @test_x86_sse2_cvtdq2pd(<4 x i32> %a0) {
 136   ; CHECK: vcvtdq2pd
 137   %res = call <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32> %a0) ; <<2 x double>> [#uses=1]
 138   ret <2 x double> %res
 139 }
 140 declare <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32>) nounwind readnone
 141
 142
 143 define <4 x float> @test_x86_sse2_cvtdq2ps(<4 x i32> %a0) {
 144   ; CHECK: vcvtdq2ps
 145   %res = call <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32> %a0) ; <<4 x float>> [#uses=1]
 146   ret <4 x float> %res
 147 }
 148 declare <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32>) nounwind readnone
 149
 150
 151 define <4 x i32> @test_x86_sse2_cvtpd2dq(<2 x double> %a0) {
 152   ; CHECK: vcvtpd2dq
 153   %res = call <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 154   ret <4 x i32> %res
 155 }
 156 declare <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double>) nounwind readnone
 157
 158
 159 define <4 x float> @test_x86_sse2_cvtpd2ps(<2 x double> %a0) {
 160   ; CHECK: vcvtpd2ps
 161   %res = call <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double> %a0) ; <<4 x float>> [#uses=1]
 162   ret <4 x float> %res
 163 }
 164 declare <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double>) nounwind readnone
 165
 166
 167 define <4 x i32> @test_x86_sse2_cvtps2dq(<4 x float> %a0) {
 168   ; CHECK: vcvtps2dq
 169   %res = call <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 170   ret <4 x i32> %res
 171 }
 172 declare <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float>) nounwind readnone
 173
 174
 175 define <2 x double> @test_x86_sse2_cvtps2pd(<4 x float> %a0) {
 176   ; CHECK: vcvtps2pd
 177   %res = call <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float> %a0) ; <<2 x double>> [#uses=1]
 178   ret <2 x double> %res
 179 }
 180 declare <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float>) nounwind readnone
 181
 182
 183 define i32 @test_x86_sse2_cvtsd2si(<2 x double> %a0) {
 184   ; CHECK: vcvtsd2si
 185   %res = call i32 @llvm.x86.sse2.cvtsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 186   ret i32 %res
 187 }
 188 declare i32 @llvm.x86.sse2.cvtsd2si(<2 x double>) nounwind readnone
 189
 190
 191 define <4 x float> @test_x86_sse2_cvtsd2ss(<4 x float> %a0, <2 x double> %a1) {
 192   ; CHECK: vcvtsd2ss
 193   %res = call <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float> %a0, <2 x double> %a1) ; <<4 x float>> [#uses=1]
 194   ret <4 x float> %res
 195 }
 196 declare <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float>, <2 x double>) nounwind readnone
 197
 198
 199 define <2 x double> @test_x86_sse2_cvtsi2sd(<2 x double> %a0) {
 200   ; CHECK: movl
 201   ; CHECK: vcvtsi2sd
 202   %res = call <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
 203   ret <2 x double> %res
 204 }
 205 declare <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double>, i32) nounwind readnone
 206
 207
 208 define <2 x double> @test_x86_sse2_cvtss2sd(<2 x double> %a0, <4 x float> %a1) {
 209   ; CHECK: vcvtss2sd
 210   %res = call <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double> %a0, <4 x float> %a1) ; <<2 x double>> [#uses=1]
 211   ret <2 x double> %res
 212 }
 213 declare <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double>, <4 x float>) nounwind readnone
 214
 215
 216 define <4 x i32> @test_x86_sse2_cvttpd2dq(<2 x double> %a0) {
 217   ; CHECK: vcvttpd2dq
 218   %res = call <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 219   ret <4 x i32> %res
 220 }
 221 declare <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double>) nounwind readnone
 222
 223
 224 define <4 x i32> @test_x86_sse2_cvttps2dq(<4 x float> %a0) {
 225   ; CHECK: vcvttps2dq
 226   %res = call <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 227   ret <4 x i32> %res
 228 }
 229 declare <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float>) nounwind readnone
 230
 231
 232 define i32 @test_x86_sse2_cvttsd2si(<2 x double> %a0) {
 233   ; CHECK: vcvttsd2si
 234   %res = call i32 @llvm.x86.sse2.cvttsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 235   ret i32 %res
 236 }
 237 declare i32 @llvm.x86.sse2.cvttsd2si(<2 x double>) nounwind readnone
 238
 239
 240 define <2 x double> @test_x86_sse2_div_sd(<2 x double> %a0, <2 x double> %a1) {
 241   ; CHECK: vdivsd
 242   %res = call <2 x double> @llvm.x86.sse2.div.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 243   ret <2 x double> %res
 244 }
 245 declare <2 x double> @llvm.x86.sse2.div.sd(<2 x double>, <2 x double>) nounwind readnone
 246
 247
 248
 249 define <2 x double> @test_x86_sse2_max_pd(<2 x double> %a0, <2 x double> %a1) {
 250   ; CHECK: vmaxpd
 251   %res = call <2 x double> @llvm.x86.sse2.max.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 252   ret <2 x double> %res
 253 }
 254 declare <2 x double> @llvm.x86.sse2.max.pd(<2 x double>, <2 x double>) nounwind readnone
 255
 256
 257 define <2 x double> @test_x86_sse2_max_sd(<2 x double> %a0, <2 x double> %a1) {
 258   ; CHECK: vmaxsd
 259   %res = call <2 x double> @llvm.x86.sse2.max.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 260   ret <2 x double> %res
 261 }
 262 declare <2 x double> @llvm.x86.sse2.max.sd(<2 x double>, <2 x double>) nounwind readnone
 263
 264
 265 define <2 x double> @test_x86_sse2_min_pd(<2 x double> %a0, <2 x double> %a1) {
 266   ; CHECK: vminpd
 267   %res = call <2 x double> @llvm.x86.sse2.min.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 268   ret <2 x double> %res
 269 }
 270 declare <2 x double> @llvm.x86.sse2.min.pd(<2 x double>, <2 x double>) nounwind readnone
 271
 272
 273 define <2 x double> @test_x86_sse2_min_sd(<2 x double> %a0, <2 x double> %a1) {
 274   ; CHECK: vminsd
 275   %res = call <2 x double> @llvm.x86.sse2.min.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 276   ret <2 x double> %res
 277 }
 278 declare <2 x double> @llvm.x86.sse2.min.sd(<2 x double>, <2 x double>) nounwind readnone
 279
 280
 281 define i32 @test_x86_sse2_movmsk_pd(<2 x double> %a0) {
 282   ; CHECK: vmovmskpd
 283   %res = call i32 @llvm.x86.sse2.movmsk.pd(<2 x double> %a0) ; <i32> [#uses=1]
 284   ret i32 %res
 285 }
 286 declare i32 @llvm.x86.sse2.movmsk.pd(<2 x double>) nounwind readnone
 287
 288
 289
 290
 291 define <2 x double> @test_x86_sse2_mul_sd(<2 x double> %a0, <2 x double> %a1) {
 292   ; CHECK: test_x86_sse2_mul_sd
 293   ; CHECK: vmulsd
 294   %res = call <2 x double> @llvm.x86.sse2.mul.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 295   ret <2 x double> %res
 296 }
 297 declare <2 x double> @llvm.x86.sse2.mul.sd(<2 x double>, <2 x double>) nounwind readnone
 298
 299
 300 define <8 x i16> @test_x86_sse2_packssdw_128(<4 x i32> %a0, <4 x i32> %a1) {
 301   ; CHECK: vpackssdw
 302   %res = call <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 303   ret <8 x i16> %res
 304 }
 305 declare <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32>, <4 x i32>) nounwind readnone
 306
 307
 308 define <16 x i8> @test_x86_sse2_packsswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 309   ; CHECK: vpacksswb
 310   %res = call <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 311   ret <16 x i8> %res
 312 }
 313 declare <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 314
 315
 316 define <16 x i8> @test_x86_sse2_packuswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 317   ; CHECK: vpackuswb
 318   %res = call <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 319   ret <16 x i8> %res
 320 }
 321 declare <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 322
 323
 324 define <16 x i8> @test_x86_sse2_padds_b(<16 x i8> %a0, <16 x i8> %a1) {
 325   ; CHECK: vpaddsb
 326   %res = call <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 327   ret <16 x i8> %res
 328 }
 329 declare <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8>, <16 x i8>) nounwind readnone
 330
 331
 332 define <8 x i16> @test_x86_sse2_padds_w(<8 x i16> %a0, <8 x i16> %a1) {
 333   ; CHECK: vpaddsw
 334   %res = call <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 335   ret <8 x i16> %res
 336 }
 337 declare <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16>, <8 x i16>) nounwind readnone
 338
 339
 340 define <16 x i8> @test_x86_sse2_paddus_b(<16 x i8> %a0, <16 x i8> %a1) {
 341   ; CHECK: vpaddusb
 342   %res = call <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 343   ret <16 x i8> %res
 344 }
 345 declare <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8>, <16 x i8>) nounwind readnone
 346
 347
 348 define <8 x i16> @test_x86_sse2_paddus_w(<8 x i16> %a0, <8 x i16> %a1) {
 349   ; CHECK: vpaddusw
 350   %res = call <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 351   ret <8 x i16> %res
 352 }
 353 declare <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16>, <8 x i16>) nounwind readnone
 354
 355
 356 define <16 x i8> @test_x86_sse2_pavg_b(<16 x i8> %a0, <16 x i8> %a1) {
 357   ; CHECK: vpavgb
 358   %res = call <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 359   ret <16 x i8> %res
 360 }
 361 declare <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8>, <16 x i8>) nounwind readnone
 362
 363
 364 define <8 x i16> @test_x86_sse2_pavg_w(<8 x i16> %a0, <8 x i16> %a1) {
 365   ; CHECK: vpavgw
 366   %res = call <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 367   ret <8 x i16> %res
 368 }
 369 declare <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16>, <8 x i16>) nounwind readnone
 370
 371
 372 define <4 x i32> @test_x86_sse2_pmadd_wd(<8 x i16> %a0, <8 x i16> %a1) {
 373   ; CHECK: vpmaddwd
 374   %res = call <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16> %a0, <8 x i16> %a1) ; <<4 x i32>> [#uses=1]
 375   ret <4 x i32> %res
 376 }
 377 declare <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16>, <8 x i16>) nounwind readnone
 378
 379
 380 define <8 x i16> @test_x86_sse2_pmaxs_w(<8 x i16> %a0, <8 x i16> %a1) {
 381   ; CHECK: vpmaxsw
 382   %res = call <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 383   ret <8 x i16> %res
 384 }
 385 declare <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16>, <8 x i16>) nounwind readnone
 386
 387
 388 define <16 x i8> @test_x86_sse2_pmaxu_b(<16 x i8> %a0, <16 x i8> %a1) {
 389   ; CHECK: vpmaxub
 390   %res = call <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 391   ret <16 x i8> %res
 392 }
 393 declare <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8>, <16 x i8>) nounwind readnone
 394
 395
 396 define <8 x i16> @test_x86_sse2_pmins_w(<8 x i16> %a0, <8 x i16> %a1) {
 397   ; CHECK: vpminsw
 398   %res = call <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 399   ret <8 x i16> %res
 400 }
 401 declare <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16>, <8 x i16>) nounwind readnone
 402
 403
 404 define <16 x i8> @test_x86_sse2_pminu_b(<16 x i8> %a0, <16 x i8> %a1) {
 405   ; CHECK: vpminub
 406   %res = call <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 407   ret <16 x i8> %res
 408 }
 409 declare <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8>, <16 x i8>) nounwind readnone
 410
 411
 412 define i32 @test_x86_sse2_pmovmskb_128(<16 x i8> %a0) {
 413   ; CHECK: vpmovmskb
 414   %res = call i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8> %a0) ; <i32> [#uses=1]
 415   ret i32 %res
 416 }
 417 declare i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8>) nounwind readnone
 418
 419
 420 define <8 x i16> @test_x86_sse2_pmulh_w(<8 x i16> %a0, <8 x i16> %a1) {
 421   ; CHECK: vpmulhw
 422   %res = call <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 423   ret <8 x i16> %res
 424 }
 425 declare <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16>, <8 x i16>) nounwind readnone
 426
 427
 428 define <8 x i16> @test_x86_sse2_pmulhu_w(<8 x i16> %a0, <8 x i16> %a1) {
 429   ; CHECK: vpmulhuw
 430   %res = call <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 431   ret <8 x i16> %res
 432 }
 433 declare <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16>, <8 x i16>) nounwind readnone
 434
 435
 436 define <2 x i64> @test_x86_sse2_pmulu_dq(<4 x i32> %a0, <4 x i32> %a1) {
 437   ; CHECK: vpmuludq
 438   %res = call <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
 439   ret <2 x i64> %res
 440 }
 441 declare <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32>, <4 x i32>) nounwind readnone
 442
 443
 444 define <2 x i64> @test_x86_sse2_psad_bw(<16 x i8> %a0, <16 x i8> %a1) {
 445   ; CHECK: vpsadbw
 446   %res = call <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8> %a0, <16 x i8> %a1) ; <<2 x i64>> [#uses=1]
 447   ret <2 x i64> %res
 448 }
 449 declare <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8>, <16 x i8>) nounwind readnone
 450
 451
 452 define <4 x i32> @test_x86_sse2_psll_d(<4 x i32> %a0, <4 x i32> %a1) {
 453   ; CHECK: vpslld
 454   %res = call <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 455   ret <4 x i32> %res
 456 }
 457 declare <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32>, <4 x i32>) nounwind readnone
 458
 459
 460 define <2 x i64> @test_x86_sse2_psll_q(<2 x i64> %a0, <2 x i64> %a1) {
 461   ; CHECK: vpsllq
 462   %res = call <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 463   ret <2 x i64> %res
 464 }
 465 declare <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64>, <2 x i64>) nounwind readnone
 466
 467
 468 define <8 x i16> @test_x86_sse2_psll_w(<8 x i16> %a0, <8 x i16> %a1) {
 469   ; CHECK: vpsllw
 470   %res = call <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 471   ret <8 x i16> %res
 472 }
 473 declare <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16>, <8 x i16>) nounwind readnone
 474
 475
 476 define <4 x i32> @test_x86_sse2_pslli_d(<4 x i32> %a0) {
 477   ; CHECK: vpslld
 478   %res = call <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 479   ret <4 x i32> %res
 480 }
 481 declare <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32>, i32) nounwind readnone
 482
 483
 484 define <2 x i64> @test_x86_sse2_pslli_q(<2 x i64> %a0) {
 485   ; CHECK: vpsllq
 486   %res = call <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 487   ret <2 x i64> %res
 488 }
 489 declare <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64>, i32) nounwind readnone
 490
 491
 492 define <8 x i16> @test_x86_sse2_pslli_w(<8 x i16> %a0) {
 493   ; CHECK: vpsllw
 494   %res = call <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 495   ret <8 x i16> %res
 496 }
 497 declare <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16>, i32) nounwind readnone
 498
 499
 500 define <4 x i32> @test_x86_sse2_psra_d(<4 x i32> %a0, <4 x i32> %a1) {
 501   ; CHECK: vpsrad
 502   %res = call <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 503   ret <4 x i32> %res
 504 }
 505 declare <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32>, <4 x i32>) nounwind readnone
 506
 507
 508 define <8 x i16> @test_x86_sse2_psra_w(<8 x i16> %a0, <8 x i16> %a1) {
 509   ; CHECK: vpsraw
 510   %res = call <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 511   ret <8 x i16> %res
 512 }
 513 declare <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16>, <8 x i16>) nounwind readnone
 514
 515
 516 define <4 x i32> @test_x86_sse2_psrai_d(<4 x i32> %a0) {
 517   ; CHECK: vpsrad
 518   %res = call <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 519   ret <4 x i32> %res
 520 }
 521 declare <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32>, i32) nounwind readnone
 522
 523
 524 define <8 x i16> @test_x86_sse2_psrai_w(<8 x i16> %a0) {
 525   ; CHECK: vpsraw
 526   %res = call <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 527   ret <8 x i16> %res
 528 }
 529 declare <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16>, i32) nounwind readnone
 530
 531
 532 define <4 x i32> @test_x86_sse2_psrl_d(<4 x i32> %a0, <4 x i32> %a1) {
 533   ; CHECK: vpsrld
 534   %res = call <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 535   ret <4 x i32> %res
 536 }
 537 declare <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32>, <4 x i32>) nounwind readnone
 538
 539
 540 define <2 x i64> @test_x86_sse2_psrl_q(<2 x i64> %a0, <2 x i64> %a1) {
 541   ; CHECK: vpsrlq
 542   %res = call <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 543   ret <2 x i64> %res
 544 }
 545 declare <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64>, <2 x i64>) nounwind readnone
 546
 547
 548 define <8 x i16> @test_x86_sse2_psrl_w(<8 x i16> %a0, <8 x i16> %a1) {
 549   ; CHECK: vpsrlw
 550   %res = call <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 551   ret <8 x i16> %res
 552 }
 553 declare <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16>, <8 x i16>) nounwind readnone
 554
 555
 556 define <4 x i32> @test_x86_sse2_psrli_d(<4 x i32> %a0) {
 557   ; CHECK: vpsrld
 558   %res = call <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 559   ret <4 x i32> %res
 560 }
 561 declare <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32>, i32) nounwind readnone
 562
 563
 564 define <2 x i64> @test_x86_sse2_psrli_q(<2 x i64> %a0) {
 565   ; CHECK: vpsrlq
 566   %res = call <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 567   ret <2 x i64> %res
 568 }
 569 declare <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64>, i32) nounwind readnone
 570
 571
 572 define <8 x i16> @test_x86_sse2_psrli_w(<8 x i16> %a0) {
 573   ; CHECK: vpsrlw
 574   %res = call <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 575   ret <8 x i16> %res
 576 }
 577 declare <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16>, i32) nounwind readnone
 578
 579
 580 define <16 x i8> @test_x86_sse2_psubs_b(<16 x i8> %a0, <16 x i8> %a1) {
 581   ; CHECK: vpsubsb
 582   %res = call <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 583   ret <16 x i8> %res
 584 }
 585 declare <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8>, <16 x i8>) nounwind readnone
 586
 587
 588 define <8 x i16> @test_x86_sse2_psubs_w(<8 x i16> %a0, <8 x i16> %a1) {
 589   ; CHECK: vpsubsw
 590   %res = call <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 591   ret <8 x i16> %res
 592 }
 593 declare <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16>, <8 x i16>) nounwind readnone
 594
 595
 596 define <16 x i8> @test_x86_sse2_psubus_b(<16 x i8> %a0, <16 x i8> %a1) {
 597   ; CHECK: vpsubusb
 598   %res = call <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 599   ret <16 x i8> %res
 600 }
 601 declare <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8>, <16 x i8>) nounwind readnone
 602
 603
 604 define <8 x i16> @test_x86_sse2_psubus_w(<8 x i16> %a0, <8 x i16> %a1) {
 605   ; CHECK: vpsubusw
 606   %res = call <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 607   ret <8 x i16> %res
 608 }
 609 declare <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16>, <8 x i16>) nounwind readnone
 610
 611
 612 define <2 x double> @test_x86_sse2_sqrt_pd(<2 x double> %a0) {
 613   ; CHECK: vsqrtpd
 614   %res = call <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 615   ret <2 x double> %res
 616 }
 617 declare <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double>) nounwind readnone
 618
 619
 620 define <2 x double> @test_x86_sse2_sqrt_sd(<2 x double> %a0) {
 621   ; CHECK: vsqrtsd
 622   %res = call <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 623   ret <2 x double> %res
 624 }
 625 declare <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double>) nounwind readnone
 626
 627
 628 define void @test_x86_sse2_storel_dq(i8* %a0, <4 x i32> %a1) {
 629   ; CHECK: test_x86_sse2_storel_dq
 630   ; CHECK: movl
 631   ; CHECK: vmovq
 632   call void @llvm.x86.sse2.storel.dq(i8* %a0, <4 x i32> %a1)
 633   ret void
 634 }
 635 declare void @llvm.x86.sse2.storel.dq(i8*, <4 x i32>) nounwind
 636
 637
 638 define void @test_x86_sse2_storeu_dq(i8* %a0, <16 x i8> %a1) {
 639   ; CHECK: test_x86_sse2_storeu_dq
 640   ; CHECK: movl
 641   ; CHECK: vmovdqu
 642   ; add operation forces the execution domain.
 643   %a2 = add <16 x i8> %a1, <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>
 644   call void @llvm.x86.sse2.storeu.dq(i8* %a0, <16 x i8> %a2)
 645   ret void
 646 }
 647 declare void @llvm.x86.sse2.storeu.dq(i8*, <16 x i8>) nounwind
 648
 649
 650 define void @test_x86_sse2_storeu_pd(i8* %a0, <2 x double> %a1) {
 651   ; CHECK: test_x86_sse2_storeu_pd
 652   ; CHECK: movl
 653   ; CHECK: vmovupd
 654   ; fadd operation forces the execution domain.
 655   %a2 = fadd <2 x double> %a1, <double 0x0, double 0x4200000000000000>
 656   call void @llvm.x86.sse2.storeu.pd(i8* %a0, <2 x double> %a2)
 657   ret void
 658 }
 659 declare void @llvm.x86.sse2.storeu.pd(i8*, <2 x double>) nounwind
 660
 661
 662 define <2 x double> @test_x86_sse2_sub_sd(<2 x double> %a0, <2 x double> %a1) {
 663   ; CHECK: test_x86_sse2_sub_sd
 664   ; CHECK: vsubsd
 665   %res = call <2 x double> @llvm.x86.sse2.sub.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 666   ret <2 x double> %res
 667 }
 668 declare <2 x double> @llvm.x86.sse2.sub.sd(<2 x double>, <2 x double>) nounwind readnone
 669
 670
 671 define i32 @test_x86_sse2_ucomieq_sd(<2 x double> %a0, <2 x double> %a1) {
 672   ; CHECK: vucomisd
 673   ; CHECK: sete
 674   ; CHECK: movzbl
 675   %res = call i32 @llvm.x86.sse2.ucomieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 676   ret i32 %res
 677 }
 678 declare i32 @llvm.x86.sse2.ucomieq.sd(<2 x double>, <2 x double>) nounwind readnone
 679
 680
 681 define i32 @test_x86_sse2_ucomige_sd(<2 x double> %a0, <2 x double> %a1) {
 682   ; CHECK: vucomisd
 683   ; CHECK: setae
 684   ; CHECK: movzbl
 685   %res = call i32 @llvm.x86.sse2.ucomige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 686   ret i32 %res
 687 }
 688 declare i32 @llvm.x86.sse2.ucomige.sd(<2 x double>, <2 x double>) nounwind readnone
 689
 690
 691 define i32 @test_x86_sse2_ucomigt_sd(<2 x double> %a0, <2 x double> %a1) {
 692   ; CHECK: vucomisd
 693   ; CHECK: seta
 694   ; CHECK: movzbl
 695   %res = call i32 @llvm.x86.sse2.ucomigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 696   ret i32 %res
 697 }
 698 declare i32 @llvm.x86.sse2.ucomigt.sd(<2 x double>, <2 x double>) nounwind readnone
 699
 700
 701 define i32 @test_x86_sse2_ucomile_sd(<2 x double> %a0, <2 x double> %a1) {
 702   ; CHECK: vucomisd
 703   ; CHECK: setbe
 704   ; CHECK: movzbl
 705   %res = call i32 @llvm.x86.sse2.ucomile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 706   ret i32 %res
 707 }
 708 declare i32 @llvm.x86.sse2.ucomile.sd(<2 x double>, <2 x double>) nounwind readnone
 709
 710
 711 define i32 @test_x86_sse2_ucomilt_sd(<2 x double> %a0, <2 x double> %a1) {
 712   ; CHECK: vucomisd
 713   ; CHECK: sbbl
 714   %res = call i32 @llvm.x86.sse2.ucomilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 715   ret i32 %res
 716 }
 717 declare i32 @llvm.x86.sse2.ucomilt.sd(<2 x double>, <2 x double>) nounwind readnone
 718
 719
 720 define i32 @test_x86_sse2_ucomineq_sd(<2 x double> %a0, <2 x double> %a1) {
 721   ; CHECK: vucomisd
 722   ; CHECK: setne
 723   ; CHECK: movzbl
 724   %res = call i32 @llvm.x86.sse2.ucomineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 725   ret i32 %res
 726 }
 727 declare i32 @llvm.x86.sse2.ucomineq.sd(<2 x double>, <2 x double>) nounwind readnone
 728
 729
 730 define <2 x double> @test_x86_sse3_addsub_pd(<2 x double> %a0, <2 x double> %a1) {
 731   ; CHECK: vaddsubpd
 732   %res = call <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 733   ret <2 x double> %res
 734 }
 735 declare <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double>, <2 x double>) nounwind readnone
 736
 737
 738 define <4 x float> @test_x86_sse3_addsub_ps(<4 x float> %a0, <4 x float> %a1) {
 739   ; CHECK: vaddsubps
 740   %res = call <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 741   ret <4 x float> %res
 742 }
 743 declare <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float>, <4 x float>) nounwind readnone
 744
 745
 746 define <2 x double> @test_x86_sse3_hadd_pd(<2 x double> %a0, <2 x double> %a1) {
 747   ; CHECK: vhaddpd
 748   %res = call <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 749   ret <2 x double> %res
 750 }
 751 declare <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double>, <2 x double>) nounwind readnone
 752
 753
 754 define <4 x float> @test_x86_sse3_hadd_ps(<4 x float> %a0, <4 x float> %a1) {
 755   ; CHECK: vhaddps
 756   %res = call <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 757   ret <4 x float> %res
 758 }
 759 declare <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float>, <4 x float>) nounwind readnone
 760
 761
 762 define <2 x double> @test_x86_sse3_hsub_pd(<2 x double> %a0, <2 x double> %a1) {
 763   ; CHECK: vhsubpd
 764   %res = call <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 765   ret <2 x double> %res
 766 }
 767 declare <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double>, <2 x double>) nounwind readnone
 768
 769
 770 define <4 x float> @test_x86_sse3_hsub_ps(<4 x float> %a0, <4 x float> %a1) {
 771   ; CHECK: vhsubps
 772   %res = call <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 773   ret <4 x float> %res
 774 }
 775 declare <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float>, <4 x float>) nounwind readnone
 776
 777
 778 define <16 x i8> @test_x86_sse3_ldu_dq(i8* %a0) {
 779   ; CHECK: movl
 780   ; CHECK: vlddqu
 781   %res = call <16 x i8> @llvm.x86.sse3.ldu.dq(i8* %a0) ; <<16 x i8>> [#uses=1]
 782   ret <16 x i8> %res
 783 }
 784 declare <16 x i8> @llvm.x86.sse3.ldu.dq(i8*) nounwind readonly
 785
 786
 787 define <2 x double> @test_x86_sse41_blendpd(<2 x double> %a0, <2 x double> %a1) {
 788   ; CHECK: vblendpd
 789   %res = call <2 x double> @llvm.x86.sse41.blendpd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
 790   ret <2 x double> %res
 791 }
 792 declare <2 x double> @llvm.x86.sse41.blendpd(<2 x double>, <2 x double>, i8) nounwind readnone
 793
 794
 795 define <4 x float> @test_x86_sse41_blendps(<4 x float> %a0, <4 x float> %a1) {
 796   ; CHECK: vblendps
 797   %res = call <4 x float> @llvm.x86.sse41.blendps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
 798   ret <4 x float> %res
 799 }
 800 declare <4 x float> @llvm.x86.sse41.blendps(<4 x float>, <4 x float>, i8) nounwind readnone
 801
 802
 803 define <2 x double> @test_x86_sse41_blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) {
 804   ; CHECK: vblendvpd
 805   %res = call <2 x double> @llvm.x86.sse41.blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) ; <<2 x double>> [#uses=1]
 806   ret <2 x double> %res
 807 }
 808 declare <2 x double> @llvm.x86.sse41.blendvpd(<2 x double>, <2 x double>, <2 x double>) nounwind readnone
 809
 810
 811 define <4 x float> @test_x86_sse41_blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) {
 812   ; CHECK: vblendvps
 813   %res = call <4 x float> @llvm.x86.sse41.blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) ; <<4 x float>> [#uses=1]
 814   ret <4 x float> %res
 815 }
 816 declare <4 x float> @llvm.x86.sse41.blendvps(<4 x float>, <4 x float>, <4 x float>) nounwind readnone
 817
 818
 819 define <2 x double> @test_x86_sse41_dppd(<2 x double> %a0, <2 x double> %a1) {
 820   ; CHECK: vdppd
 821   %res = call <2 x double> @llvm.x86.sse41.dppd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
 822   ret <2 x double> %res
 823 }
 824 declare <2 x double> @llvm.x86.sse41.dppd(<2 x double>, <2 x double>, i8) nounwind readnone
 825
 826
 827 define <4 x float> @test_x86_sse41_dpps(<4 x float> %a0, <4 x float> %a1) {
 828   ; CHECK: vdpps
 829   %res = call <4 x float> @llvm.x86.sse41.dpps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
 830   ret <4 x float> %res
 831 }
 832 declare <4 x float> @llvm.x86.sse41.dpps(<4 x float>, <4 x float>, i8) nounwind readnone
 833
 834
 835 define <4 x float> @test_x86_sse41_insertps(<4 x float> %a0, <4 x float> %a1) {
 836   ; CHECK: vinsertps
 837   %res = call <4 x float> @llvm.x86.sse41.insertps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
 838   ret <4 x float> %res
 839 }
 840 declare <4 x float> @llvm.x86.sse41.insertps(<4 x float>, <4 x float>, i8) nounwind readnone
 841
 842
 843
 844 define <8 x i16> @test_x86_sse41_mpsadbw(<16 x i8> %a0, <16 x i8> %a1) {
 845   ; CHECK: vmpsadbw
 846   %res = call <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <<8 x i16>> [#uses=1]
 847   ret <8 x i16> %res
 848 }
 849 declare <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8>, <16 x i8>, i8) nounwind readnone
 850
 851
 852 define <8 x i16> @test_x86_sse41_packusdw(<4 x i32> %a0, <4 x i32> %a1) {
 853   ; CHECK: vpackusdw
 854   %res = call <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 855   ret <8 x i16> %res
 856 }
 857 declare <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32>, <4 x i32>) nounwind readnone
 858
 859
 860 define <16 x i8> @test_x86_sse41_pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) {
 861   ; CHECK: vpblendvb
 862   %res = call <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) ; <<16 x i8>> [#uses=1]
 863   ret <16 x i8> %res
 864 }
 865 declare <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8>, <16 x i8>, <16 x i8>) nounwind readnone
 866
 867
 868 define <8 x i16> @test_x86_sse41_pblendw(<8 x i16> %a0, <8 x i16> %a1) {
 869   ; CHECK: vpblendw
 870   %res = call <8 x i16> @llvm.x86.sse41.pblendw(<8 x i16> %a0, <8 x i16> %a1, i8 7) ; <<8 x i16>> [#uses=1]
 871   ret <8 x i16> %res
 872 }
 873 declare <8 x i16> @llvm.x86.sse41.pblendw(<8 x i16>, <8 x i16>, i8) nounwind readnone
 874
 875
 876 define <8 x i16> @test_x86_sse41_phminposuw(<8 x i16> %a0) {
 877   ; CHECK: vphminposuw
 878   %res = call <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
 879   ret <8 x i16> %res
 880 }
 881 declare <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16>) nounwind readnone
 882
 883
 884 define <16 x i8> @test_x86_sse41_pmaxsb(<16 x i8> %a0, <16 x i8> %a1) {
 885   ; CHECK: vpmaxsb
 886   %res = call <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 887   ret <16 x i8> %res
 888 }
 889 declare <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8>, <16 x i8>) nounwind readnone
 890
 891
 892 define <4 x i32> @test_x86_sse41_pmaxsd(<4 x i32> %a0, <4 x i32> %a1) {
 893   ; CHECK: vpmaxsd
 894   %res = call <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 895   ret <4 x i32> %res
 896 }
 897 declare <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32>, <4 x i32>) nounwind readnone
 898
 899
 900 define <4 x i32> @test_x86_sse41_pmaxud(<4 x i32> %a0, <4 x i32> %a1) {
 901   ; CHECK: vpmaxud
 902   %res = call <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 903   ret <4 x i32> %res
 904 }
 905 declare <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32>, <4 x i32>) nounwind readnone
 906
 907
 908 define <8 x i16> @test_x86_sse41_pmaxuw(<8 x i16> %a0, <8 x i16> %a1) {
 909   ; CHECK: vpmaxuw
 910   %res = call <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 911   ret <8 x i16> %res
 912 }
 913 declare <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16>, <8 x i16>) nounwind readnone
 914
 915
 916 define <16 x i8> @test_x86_sse41_pminsb(<16 x i8> %a0, <16 x i8> %a1) {
 917   ; CHECK: vpminsb
 918   %res = call <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 919   ret <16 x i8> %res
 920 }
 921 declare <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8>, <16 x i8>) nounwind readnone
 922
 923
 924 define <4 x i32> @test_x86_sse41_pminsd(<4 x i32> %a0, <4 x i32> %a1) {
 925   ; CHECK: vpminsd
 926   %res = call <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 927   ret <4 x i32> %res
 928 }
 929 declare <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32>, <4 x i32>) nounwind readnone
 930
 931
 932 define <4 x i32> @test_x86_sse41_pminud(<4 x i32> %a0, <4 x i32> %a1) {
 933   ; CHECK: vpminud
 934   %res = call <4 x i32> @llvm.x86.sse41.pminud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 935   ret <4 x i32> %res
 936 }
 937 declare <4 x i32> @llvm.x86.sse41.pminud(<4 x i32>, <4 x i32>) nounwind readnone
 938
 939
 940 define <8 x i16> @test_x86_sse41_pminuw(<8 x i16> %a0, <8 x i16> %a1) {
 941   ; CHECK: vpminuw
 942   %res = call <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 943   ret <8 x i16> %res
 944 }
 945 declare <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16>, <8 x i16>) nounwind readnone
 946
 947
 948 define <4 x i32> @test_x86_sse41_pmovsxbd(<16 x i8> %a0) {
 949   ; CHECK: vpmovsxbd
 950   %res = call <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
 951   ret <4 x i32> %res
 952 }
 953 declare <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8>) nounwind readnone
 954
 955
 956 define <2 x i64> @test_x86_sse41_pmovsxbq(<16 x i8> %a0) {
 957   ; CHECK: vpmovsxbq
 958   %res = call <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
 959   ret <2 x i64> %res
 960 }
 961 declare <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8>) nounwind readnone
 962
 963
 964 define <8 x i16> @test_x86_sse41_pmovsxbw(<16 x i8> %a0) {
 965   ; CHECK: vpmovsxbw
 966   %res = call <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
 967   ret <8 x i16> %res
 968 }
 969 declare <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8>) nounwind readnone
 970
 971
 972 define <2 x i64> @test_x86_sse41_pmovsxdq(<4 x i32> %a0) {
 973   ; CHECK: vpmovsxdq
 974   %res = call <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
 975   ret <2 x i64> %res
 976 }
 977 declare <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32>) nounwind readnone
 978
 979
 980 define <4 x i32> @test_x86_sse41_pmovsxwd(<8 x i16> %a0) {
 981   ; CHECK: vpmovsxwd
 982   %res = call <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
 983   ret <4 x i32> %res
 984 }
 985 declare <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16>) nounwind readnone
 986
 987
 988 define <2 x i64> @test_x86_sse41_pmovsxwq(<8 x i16> %a0) {
 989   ; CHECK: vpmovsxwq
 990   %res = call <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
 991   ret <2 x i64> %res
 992 }
 993 declare <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16>) nounwind readnone
 994
 995
 996 define <4 x i32> @test_x86_sse41_pmovzxbd(<16 x i8> %a0) {
 997   ; CHECK: vpmovzxbd
 998   %res = call <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
 999   ret <4 x i32> %res
1000 }
1001 declare <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8>) nounwind readnone
1002
1003
1004 define <2 x i64> @test_x86_sse41_pmovzxbq(<16 x i8> %a0) {
1005   ; CHECK: vpmovzxbq
1006   %res = call <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
1007   ret <2 x i64> %res
1008 }
1009 declare <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8>) nounwind readnone
1010
1011
1012 define <8 x i16> @test_x86_sse41_pmovzxbw(<16 x i8> %a0) {
1013   ; CHECK: vpmovzxbw
1014   %res = call <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
1015   ret <8 x i16> %res
1016 }
1017 declare <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8>) nounwind readnone
1018
1019
1020 define <2 x i64> @test_x86_sse41_pmovzxdq(<4 x i32> %a0) {
1021   ; CHECK: vpmovzxdq
1022   %res = call <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
1023   ret <2 x i64> %res
1024 }
1025 declare <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32>) nounwind readnone
1026
1027
1028 define <4 x i32> @test_x86_sse41_pmovzxwd(<8 x i16> %a0) {
1029   ; CHECK: vpmovzxwd
1030   %res = call <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
1031   ret <4 x i32> %res
1032 }
1033 declare <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16>) nounwind readnone
1034
1035
1036 define <2 x i64> @test_x86_sse41_pmovzxwq(<8 x i16> %a0) {
1037   ; CHECK: vpmovzxwq
1038   %res = call <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
1039   ret <2 x i64> %res
1040 }
1041 declare <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16>) nounwind readnone
1042
1043
1044 define <2 x i64> @test_x86_sse41_pmuldq(<4 x i32> %a0, <4 x i32> %a1) {
1045   ; CHECK: vpmuldq
1046   %res = call <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
1047   ret <2 x i64> %res
1048 }
1049 declare <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32>, <4 x i32>) nounwind readnone
1050
1051
1052 define i32 @test_x86_sse41_ptestc(<2 x i64> %a0, <2 x i64> %a1) {
1053   ; CHECK: vptest
1054   ; CHECK: sbbl
1055   %res = call i32 @llvm.x86.sse41.ptestc(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1056   ret i32 %res
1057 }
1058 declare i32 @llvm.x86.sse41.ptestc(<2 x i64>, <2 x i64>) nounwind readnone
1059
1060
1061 define i32 @test_x86_sse41_ptestnzc(<2 x i64> %a0, <2 x i64> %a1) {
1062   ; CHECK: vptest
1063   ; CHECK: seta
1064   ; CHECK: movzbl
1065   %res = call i32 @llvm.x86.sse41.ptestnzc(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1066   ret i32 %res
1067 }
1068 declare i32 @llvm.x86.sse41.ptestnzc(<2 x i64>, <2 x i64>) nounwind readnone
1069
1070
1071 define i32 @test_x86_sse41_ptestz(<2 x i64> %a0, <2 x i64> %a1) {
1072   ; CHECK: vptest
1073   ; CHECK: sete
1074   ; CHECK: movzbl
1075   %res = call i32 @llvm.x86.sse41.ptestz(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1076   ret i32 %res
1077 }
1078 declare i32 @llvm.x86.sse41.ptestz(<2 x i64>, <2 x i64>) nounwind readnone
1079
1080
1081 define <2 x double> @test_x86_sse41_round_pd(<2 x double> %a0) {
1082   ; CHECK: vroundpd
1083   %res = call <2 x double> @llvm.x86.sse41.round.pd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
1084   ret <2 x double> %res
1085 }
1086 declare <2 x double> @llvm.x86.sse41.round.pd(<2 x double>, i32) nounwind readnone
1087
1088
1089 define <4 x float> @test_x86_sse41_round_ps(<4 x float> %a0) {
1090   ; CHECK: vroundps
1091   %res = call <4 x float> @llvm.x86.sse41.round.ps(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1092   ret <4 x float> %res
1093 }
1094 declare <4 x float> @llvm.x86.sse41.round.ps(<4 x float>, i32) nounwind readnone
1095
1096
1097 define <2 x double> @test_x86_sse41_round_sd(<2 x double> %a0, <2 x double> %a1) {
1098   ; CHECK: vroundsd
1099   %res = call <2 x double> @llvm.x86.sse41.round.sd(<2 x double> %a0, <2 x double> %a1, i32 7) ; <<2 x double>> [#uses=1]
1100   ret <2 x double> %res
1101 }
1102 declare <2 x double> @llvm.x86.sse41.round.sd(<2 x double>, <2 x double>, i32) nounwind readnone
1103
1104
1105 define <4 x float> @test_x86_sse41_round_ss(<4 x float> %a0, <4 x float> %a1) {
1106   ; CHECK: vroundss
1107   %res = call <4 x float> @llvm.x86.sse41.round.ss(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
1108   ret <4 x float> %res
1109 }
1110 declare <4 x float> @llvm.x86.sse41.round.ss(<4 x float>, <4 x float>, i32) nounwind readnone
1111
1112
1113 define i32 @test_x86_sse42_pcmpestri128(<16 x i8> %a0, <16 x i8> %a2) {
1114   ; CHECK: movl $7
1115   ; CHECK: movl $7
1116   ; CHECK: vpcmpestri $7
1117   ; CHECK: movl
1118   %res = call i32 @llvm.x86.sse42.pcmpestri128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1119   ret i32 %res
1120 }
1121 declare i32 @llvm.x86.sse42.pcmpestri128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1122
1123
1124 define i32 @test_x86_sse42_pcmpestri128_load(<16 x i8>* %a0, <16 x i8>* %a2) {
1125   ; CHECK: movl $7
1126   ; CHECK: movl $7
1127   ; CHECK: vpcmpestri $7, (
1128   ; CHECK: movl
1129   %1 = load <16 x i8>* %a0
1130   %2 = load <16 x i8>* %a2
1131   %res = call i32 @llvm.x86.sse42.pcmpestri128(<16 x i8> %1, i32 7, <16 x i8> %2, i32 7, i8 7) ; <i32> [#uses=1]
1132   ret i32 %res
1133 }
1134
1135
1136 define i32 @test_x86_sse42_pcmpestria128(<16 x i8> %a0, <16 x i8> %a2) {
1137   ; CHECK: movl
1138   ; CHECK: movl
1139   ; CHECK: vpcmpestri
1140   ; CHECK: seta
1141   %res = call i32 @llvm.x86.sse42.pcmpestria128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1142   ret i32 %res
1143 }
1144 declare i32 @llvm.x86.sse42.pcmpestria128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1145
1146
1147 define i32 @test_x86_sse42_pcmpestric128(<16 x i8> %a0, <16 x i8> %a2) {
1148   ; CHECK: movl
1149   ; CHECK: movl
1150   ; CHECK: vpcmpestri
1151   ; CHECK: sbbl
1152   %res = call i32 @llvm.x86.sse42.pcmpestric128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1153   ret i32 %res
1154 }
1155 declare i32 @llvm.x86.sse42.pcmpestric128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1156
1157
1158 define i32 @test_x86_sse42_pcmpestrio128(<16 x i8> %a0, <16 x i8> %a2) {
1159   ; CHECK: movl
1160   ; CHECK: movl
1161   ; CHECK: vpcmpestri
1162   ; CHECK: seto
1163   %res = call i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1164   ret i32 %res
1165 }
1166 declare i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1167
1168
1169 define i32 @test_x86_sse42_pcmpestris128(<16 x i8> %a0, <16 x i8> %a2) {
1170   ; CHECK: movl
1171   ; CHECK: movl
1172   ; CHECK: vpcmpestri
1173   ; CHECK: sets
1174   %res = call i32 @llvm.x86.sse42.pcmpestris128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1175   ret i32 %res
1176 }
1177 declare i32 @llvm.x86.sse42.pcmpestris128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1178
1179
1180 define i32 @test_x86_sse42_pcmpestriz128(<16 x i8> %a0, <16 x i8> %a2) {
1181   ; CHECK: movl
1182   ; CHECK: movl
1183   ; CHECK: vpcmpestri
1184   ; CHECK: sete
1185   %res = call i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1186   ret i32 %res
1187 }
1188 declare i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1189
1190
1191 define <16 x i8> @test_x86_sse42_pcmpestrm128(<16 x i8> %a0, <16 x i8> %a2) {
1192   ; CHECK: movl
1193   ; CHECK: movl
1194   ; CHECK: vpcmpestrm
1195   ; CHECK-NOT: vmov
1196   %res = call <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <<16 x i8>> [#uses=1]
1197   ret <16 x i8> %res
1198 }
1199 declare <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1200
1201
1202 define <16 x i8> @test_x86_sse42_pcmpestrm128_load(<16 x i8> %a0, <16 x i8>* %a2) {
1203   ; CHECK: movl $7
1204   ; CHECK: movl $7
1205   ; CHECK: vpcmpestrm $7,
1206   ; CHECK-NOT: vmov
1207   %1 = load <16 x i8>* %a2
1208   %res = call <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8> %a0, i32 7, <16 x i8> %1, i32 7, i8 7) ; <<16 x i8>> [#uses=1]
1209   ret <16 x i8> %res
1210 }
1211
1212
1213 define i32 @test_x86_sse42_pcmpistri128(<16 x i8> %a0, <16 x i8> %a1) {
1214   ; CHECK: vpcmpistri $7
1215   ; CHECK: movl
1216   %res = call i32 @llvm.x86.sse42.pcmpistri128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1217   ret i32 %res
1218 }
1219 declare i32 @llvm.x86.sse42.pcmpistri128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1220
1221
1222 define i32 @test_x86_sse42_pcmpistri128_load(<16 x i8>* %a0, <16 x i8>* %a1) {
1223   ; CHECK: vpcmpistri $7, (
1224   ; CHECK: movl
1225   %1 = load <16 x i8>* %a0
1226   %2 = load <16 x i8>* %a1
1227   %res = call i32 @llvm.x86.sse42.pcmpistri128(<16 x i8> %1, <16 x i8> %2, i8 7) ; <i32> [#uses=1]
1228   ret i32 %res
1229 }
1230
1231
1232 define i32 @test_x86_sse42_pcmpistria128(<16 x i8> %a0, <16 x i8> %a1) {
1233   ; CHECK: vpcmpistri
1234   ; CHECK: seta
1235   %res = call i32 @llvm.x86.sse42.pcmpistria128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1236   ret i32 %res
1237 }
1238 declare i32 @llvm.x86.sse42.pcmpistria128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1239
1240
1241 define i32 @test_x86_sse42_pcmpistric128(<16 x i8> %a0, <16 x i8> %a1) {
1242   ; CHECK: vpcmpistri
1243   ; CHECK: sbbl
1244   %res = call i32 @llvm.x86.sse42.pcmpistric128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1245   ret i32 %res
1246 }
1247 declare i32 @llvm.x86.sse42.pcmpistric128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1248
1249
1250 define i32 @test_x86_sse42_pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1) {
1251   ; CHECK: vpcmpistri
1252   ; CHECK: seto
1253   %res = call i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1254   ret i32 %res
1255 }
1256 declare i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1257
1258
1259 define i32 @test_x86_sse42_pcmpistris128(<16 x i8> %a0, <16 x i8> %a1) {
1260   ; CHECK: vpcmpistri
1261   ; CHECK: sets
1262   %res = call i32 @llvm.x86.sse42.pcmpistris128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1263   ret i32 %res
1264 }
1265 declare i32 @llvm.x86.sse42.pcmpistris128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1266
1267
1268 define i32 @test_x86_sse42_pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1) {
1269   ; CHECK: vpcmpistri
1270   ; CHECK: sete
1271   %res = call i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1272   ret i32 %res
1273 }
1274 declare i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1275
1276
1277 define <16 x i8> @test_x86_sse42_pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1) {
1278   ; CHECK: vpcmpistrm $7
1279   ; CHECK-NOT: vmov
1280   %res = call <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <<16 x i8>> [#uses=1]
1281   ret <16 x i8> %res
1282 }
1283 declare <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1284
1285
1286 define <16 x i8> @test_x86_sse42_pcmpistrm128_load(<16 x i8> %a0, <16 x i8>* %a1) {
1287   ; CHECK: vpcmpistrm $7, (
1288   ; CHECK-NOT: vmov
1289   %1 = load <16 x i8>* %a1
1290   %res = call <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8> %a0, <16 x i8> %1, i8 7) ; <<16 x i8>> [#uses=1]
1291   ret <16 x i8> %res
1292 }
1293
1294
1295 define <4 x float> @test_x86_sse_add_ss(<4 x float> %a0, <4 x float> %a1) {
1296   ; CHECK: vaddss
1297   %res = call <4 x float> @llvm.x86.sse.add.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1298   ret <4 x float> %res
1299 }
1300 declare <4 x float> @llvm.x86.sse.add.ss(<4 x float>, <4 x float>) nounwind readnone
1301
1302
1303 define <4 x float> @test_x86_sse_cmp_ps(<4 x float> %a0, <4 x float> %a1) {
1304   ; CHECK: vcmpordps
1305   %res = call <4 x float> @llvm.x86.sse.cmp.ps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1306   ret <4 x float> %res
1307 }
1308 declare <4 x float> @llvm.x86.sse.cmp.ps(<4 x float>, <4 x float>, i8) nounwind readnone
1309
1310
1311 define <4 x float> @test_x86_sse_cmp_ss(<4 x float> %a0, <4 x float> %a1) {
1312   ; CHECK: vcmpordss
1313   %res = call <4 x float> @llvm.x86.sse.cmp.ss(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1314   ret <4 x float> %res
1315 }
1316 declare <4 x float> @llvm.x86.sse.cmp.ss(<4 x float>, <4 x float>, i8) nounwind readnone
1317
1318
1319 define i32 @test_x86_sse_comieq_ss(<4 x float> %a0, <4 x float> %a1) {
1320   ; CHECK: vcomiss
1321   ; CHECK: sete
1322   ; CHECK: movzbl
1323   %res = call i32 @llvm.x86.sse.comieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1324   ret i32 %res
1325 }
1326 declare i32 @llvm.x86.sse.comieq.ss(<4 x float>, <4 x float>) nounwind readnone
1327
1328
1329 define i32 @test_x86_sse_comige_ss(<4 x float> %a0, <4 x float> %a1) {
1330   ; CHECK: vcomiss
1331   ; CHECK: setae
1332   ; CHECK: movzbl
1333   %res = call i32 @llvm.x86.sse.comige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1334   ret i32 %res
1335 }
1336 declare i32 @llvm.x86.sse.comige.ss(<4 x float>, <4 x float>) nounwind readnone
1337
1338
1339 define i32 @test_x86_sse_comigt_ss(<4 x float> %a0, <4 x float> %a1) {
1340   ; CHECK: vcomiss
1341   ; CHECK: seta
1342   ; CHECK: movzbl
1343   %res = call i32 @llvm.x86.sse.comigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1344   ret i32 %res
1345 }
1346 declare i32 @llvm.x86.sse.comigt.ss(<4 x float>, <4 x float>) nounwind readnone
1347
1348
1349 define i32 @test_x86_sse_comile_ss(<4 x float> %a0, <4 x float> %a1) {
1350   ; CHECK: vcomiss
1351   ; CHECK: setbe
1352   ; CHECK: movzbl
1353   %res = call i32 @llvm.x86.sse.comile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1354   ret i32 %res
1355 }
1356 declare i32 @llvm.x86.sse.comile.ss(<4 x float>, <4 x float>) nounwind readnone
1357
1358
1359 define i32 @test_x86_sse_comilt_ss(<4 x float> %a0, <4 x float> %a1) {
1360   ; CHECK: vcomiss
1361   ; CHECK: sbb
1362   %res = call i32 @llvm.x86.sse.comilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1363   ret i32 %res
1364 }
1365 declare i32 @llvm.x86.sse.comilt.ss(<4 x float>, <4 x float>) nounwind readnone
1366
1367
1368 define i32 @test_x86_sse_comineq_ss(<4 x float> %a0, <4 x float> %a1) {
1369   ; CHECK: vcomiss
1370   ; CHECK: setne
1371   ; CHECK: movzbl
1372   %res = call i32 @llvm.x86.sse.comineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1373   ret i32 %res
1374 }
1375 declare i32 @llvm.x86.sse.comineq.ss(<4 x float>, <4 x float>) nounwind readnone
1376
1377
1378 define <4 x float> @test_x86_sse_cvtsi2ss(<4 x float> %a0) {
1379   ; CHECK: movl
1380   ; CHECK: vcvtsi2ss
1381   %res = call <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1382   ret <4 x float> %res
1383 }
1384 declare <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float>, i32) nounwind readnone
1385
1386
1387 define i32 @test_x86_sse_cvtss2si(<4 x float> %a0) {
1388   ; CHECK: vcvtss2si
1389   %res = call i32 @llvm.x86.sse.cvtss2si(<4 x float> %a0) ; <i32> [#uses=1]
1390   ret i32 %res
1391 }
1392 declare i32 @llvm.x86.sse.cvtss2si(<4 x float>) nounwind readnone
1393
1394
1395 define i32 @test_x86_sse_cvttss2si(<4 x float> %a0) {
1396   ; CHECK: vcvttss2si
1397   %res = call i32 @llvm.x86.sse.cvttss2si(<4 x float> %a0) ; <i32> [#uses=1]
1398   ret i32 %res
1399 }
1400 declare i32 @llvm.x86.sse.cvttss2si(<4 x float>) nounwind readnone
1401
1402
1403 define <4 x float> @test_x86_sse_div_ss(<4 x float> %a0, <4 x float> %a1) {
1404   ; CHECK: vdivss
1405   %res = call <4 x float> @llvm.x86.sse.div.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1406   ret <4 x float> %res
1407 }
1408 declare <4 x float> @llvm.x86.sse.div.ss(<4 x float>, <4 x float>) nounwind readnone
1409
1410
1411 define void @test_x86_sse_ldmxcsr(i8* %a0) {
1412   ; CHECK: movl
1413   ; CHECK: vldmxcsr
1414   call void @llvm.x86.sse.ldmxcsr(i8* %a0)
1415   ret void
1416 }
1417 declare void @llvm.x86.sse.ldmxcsr(i8*) nounwind
1418
1419
1420
1421 define <4 x float> @test_x86_sse_max_ps(<4 x float> %a0, <4 x float> %a1) {
1422   ; CHECK: vmaxps
1423   %res = call <4 x float> @llvm.x86.sse.max.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1424   ret <4 x float> %res
1425 }
1426 declare <4 x float> @llvm.x86.sse.max.ps(<4 x float>, <4 x float>) nounwind readnone
1427
1428
1429 define <4 x float> @test_x86_sse_max_ss(<4 x float> %a0, <4 x float> %a1) {
1430   ; CHECK: vmaxss
1431   %res = call <4 x float> @llvm.x86.sse.max.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1432   ret <4 x float> %res
1433 }
1434 declare <4 x float> @llvm.x86.sse.max.ss(<4 x float>, <4 x float>) nounwind readnone
1435
1436
1437 define <4 x float> @test_x86_sse_min_ps(<4 x float> %a0, <4 x float> %a1) {
1438   ; CHECK: vminps
1439   %res = call <4 x float> @llvm.x86.sse.min.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1440   ret <4 x float> %res
1441 }
1442 declare <4 x float> @llvm.x86.sse.min.ps(<4 x float>, <4 x float>) nounwind readnone
1443
1444
1445 define <4 x float> @test_x86_sse_min_ss(<4 x float> %a0, <4 x float> %a1) {
1446   ; CHECK: vminss
1447   %res = call <4 x float> @llvm.x86.sse.min.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1448   ret <4 x float> %res
1449 }
1450 declare <4 x float> @llvm.x86.sse.min.ss(<4 x float>, <4 x float>) nounwind readnone
1451
1452
1453 define i32 @test_x86_sse_movmsk_ps(<4 x float> %a0) {
1454   ; CHECK: vmovmskps
1455   %res = call i32 @llvm.x86.sse.movmsk.ps(<4 x float> %a0) ; <i32> [#uses=1]
1456   ret i32 %res
1457 }
1458 declare i32 @llvm.x86.sse.movmsk.ps(<4 x float>) nounwind readnone
1459
1460
1461
1462 define <4 x float> @test_x86_sse_mul_ss(<4 x float> %a0, <4 x float> %a1) {
1463   ; CHECK: vmulss
1464   %res = call <4 x float> @llvm.x86.sse.mul.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1465   ret <4 x float> %res
1466 }
1467 declare <4 x float> @llvm.x86.sse.mul.ss(<4 x float>, <4 x float>) nounwind readnone
1468
1469
1470 define <4 x float> @test_x86_sse_rcp_ps(<4 x float> %a0) {
1471   ; CHECK: vrcpps
1472   %res = call <4 x float> @llvm.x86.sse.rcp.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1473   ret <4 x float> %res
1474 }
1475 declare <4 x float> @llvm.x86.sse.rcp.ps(<4 x float>) nounwind readnone
1476
1477
1478 define <4 x float> @test_x86_sse_rcp_ss(<4 x float> %a0) {
1479   ; CHECK: vrcpss
1480   %res = call <4 x float> @llvm.x86.sse.rcp.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1481   ret <4 x float> %res
1482 }
1483 declare <4 x float> @llvm.x86.sse.rcp.ss(<4 x float>) nounwind readnone
1484
1485
1486 define <4 x float> @test_x86_sse_rsqrt_ps(<4 x float> %a0) {
1487   ; CHECK: vrsqrtps
1488   %res = call <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1489   ret <4 x float> %res
1490 }
1491 declare <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float>) nounwind readnone
1492
1493
1494 define <4 x float> @test_x86_sse_rsqrt_ss(<4 x float> %a0) {
1495   ; CHECK: vrsqrtss
1496   %res = call <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1497   ret <4 x float> %res
1498 }
1499 declare <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float>) nounwind readnone
1500
1501
1502 define <4 x float> @test_x86_sse_sqrt_ps(<4 x float> %a0) {
1503   ; CHECK: vsqrtps
1504   %res = call <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1505   ret <4 x float> %res
1506 }
1507 declare <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float>) nounwind readnone
1508
1509
1510 define <4 x float> @test_x86_sse_sqrt_ss(<4 x float> %a0) {
1511   ; CHECK: vsqrtss
1512   %res = call <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1513   ret <4 x float> %res
1514 }
1515 declare <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float>) nounwind readnone
1516
1517
1518 define void @test_x86_sse_stmxcsr(i8* %a0) {
1519   ; CHECK: movl
1520   ; CHECK: vstmxcsr
1521   call void @llvm.x86.sse.stmxcsr(i8* %a0)
1522   ret void
1523 }
1524 declare void @llvm.x86.sse.stmxcsr(i8*) nounwind
1525
1526
1527 define void @test_x86_sse_storeu_ps(i8* %a0, <4 x float> %a1) {
1528   ; CHECK: movl
1529   ; CHECK: vmovups
1530   call void @llvm.x86.sse.storeu.ps(i8* %a0, <4 x float> %a1)
1531   ret void
1532 }
1533 declare void @llvm.x86.sse.storeu.ps(i8*, <4 x float>) nounwind
1534
1535
1536 define <4 x float> @test_x86_sse_sub_ss(<4 x float> %a0, <4 x float> %a1) {
1537   ; CHECK: vsubss
1538   %res = call <4 x float> @llvm.x86.sse.sub.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1539   ret <4 x float> %res
1540 }
1541 declare <4 x float> @llvm.x86.sse.sub.ss(<4 x float>, <4 x float>) nounwind readnone
1542
1543
1544 define i32 @test_x86_sse_ucomieq_ss(<4 x float> %a0, <4 x float> %a1) {
1545   ; CHECK: vucomiss
1546   ; CHECK: sete
1547   ; CHECK: movzbl
1548   %res = call i32 @llvm.x86.sse.ucomieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1549   ret i32 %res
1550 }
1551 declare i32 @llvm.x86.sse.ucomieq.ss(<4 x float>, <4 x float>) nounwind readnone
1552
1553
1554 define i32 @test_x86_sse_ucomige_ss(<4 x float> %a0, <4 x float> %a1) {
1555   ; CHECK: vucomiss
1556   ; CHECK: setae
1557   ; CHECK: movzbl
1558   %res = call i32 @llvm.x86.sse.ucomige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1559   ret i32 %res
1560 }
1561 declare i32 @llvm.x86.sse.ucomige.ss(<4 x float>, <4 x float>) nounwind readnone
1562
1563
1564 define i32 @test_x86_sse_ucomigt_ss(<4 x float> %a0, <4 x float> %a1) {
1565   ; CHECK: vucomiss
1566   ; CHECK: seta
1567   ; CHECK: movzbl
1568   %res = call i32 @llvm.x86.sse.ucomigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1569   ret i32 %res
1570 }
1571 declare i32 @llvm.x86.sse.ucomigt.ss(<4 x float>, <4 x float>) nounwind readnone
1572
1573
1574 define i32 @test_x86_sse_ucomile_ss(<4 x float> %a0, <4 x float> %a1) {
1575   ; CHECK: vucomiss
1576   ; CHECK: setbe
1577   ; CHECK: movzbl
1578   %res = call i32 @llvm.x86.sse.ucomile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1579   ret i32 %res
1580 }
1581 declare i32 @llvm.x86.sse.ucomile.ss(<4 x float>, <4 x float>) nounwind readnone
1582
1583
1584 define i32 @test_x86_sse_ucomilt_ss(<4 x float> %a0, <4 x float> %a1) {
1585   ; CHECK: vucomiss
1586   ; CHECK: sbbl
1587   %res = call i32 @llvm.x86.sse.ucomilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1588   ret i32 %res
1589 }
1590 declare i32 @llvm.x86.sse.ucomilt.ss(<4 x float>, <4 x float>) nounwind readnone
1591
1592
1593 define i32 @test_x86_sse_ucomineq_ss(<4 x float> %a0, <4 x float> %a1) {
1594   ; CHECK: vucomiss
1595   ; CHECK: setne
1596   ; CHECK: movzbl
1597   %res = call i32 @llvm.x86.sse.ucomineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1598   ret i32 %res
1599 }
1600 declare i32 @llvm.x86.sse.ucomineq.ss(<4 x float>, <4 x float>) nounwind readnone
1601
1602
1603 define <16 x i8> @test_x86_ssse3_pabs_b_128(<16 x i8> %a0) {
1604   ; CHECK: vpabsb
1605   %res = call <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8> %a0) ; <<16 x i8>> [#uses=1]
1606   ret <16 x i8> %res
1607 }
1608 declare <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8>) nounwind readnone
1609
1610
1611 define <4 x i32> @test_x86_ssse3_pabs_d_128(<4 x i32> %a0) {
1612   ; CHECK: vpabsd
1613   %res = call <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32> %a0) ; <<4 x i32>> [#uses=1]
1614   ret <4 x i32> %res
1615 }
1616 declare <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32>) nounwind readnone
1617
1618
1619 define <8 x i16> @test_x86_ssse3_pabs_w_128(<8 x i16> %a0) {
1620   ; CHECK: vpabsw
1621   %res = call <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
1622   ret <8 x i16> %res
1623 }
1624 declare <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16>) nounwind readnone
1625
1626
1627 define <4 x i32> @test_x86_ssse3_phadd_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1628   ; CHECK: vphaddd
1629   %res = call <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1630   ret <4 x i32> %res
1631 }
1632 declare <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1633
1634
1635 define <8 x i16> @test_x86_ssse3_phadd_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1636   ; CHECK: vphaddsw
1637   %res = call <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1638   ret <8 x i16> %res
1639 }
1640 declare <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1641
1642
1643 define <8 x i16> @test_x86_ssse3_phadd_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1644   ; CHECK: vphaddw
1645   %res = call <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1646   ret <8 x i16> %res
1647 }
1648 declare <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1649
1650
1651 define <4 x i32> @test_x86_ssse3_phsub_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1652   ; CHECK: vphsubd
1653   %res = call <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1654   ret <4 x i32> %res
1655 }
1656 declare <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1657
1658
1659 define <8 x i16> @test_x86_ssse3_phsub_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1660   ; CHECK: vphsubsw
1661   %res = call <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1662   ret <8 x i16> %res
1663 }
1664 declare <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1665
1666
1667 define <8 x i16> @test_x86_ssse3_phsub_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1668   ; CHECK: vphsubw
1669   %res = call <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1670   ret <8 x i16> %res
1671 }
1672 declare <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1673
1674
1675 define <8 x i16> @test_x86_ssse3_pmadd_ub_sw_128(<16 x i8> %a0, <16 x i8> %a1) {
1676   ; CHECK: vpmaddubsw
1677   %res = call <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8> %a0, <16 x i8> %a1) ; <<8 x i16>> [#uses=1]
1678   ret <8 x i16> %res
1679 }
1680 declare <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8>, <16 x i8>) nounwind readnone
1681
1682
1683 define <8 x i16> @test_x86_ssse3_pmul_hr_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1684   ; CHECK: vpmulhrsw
1685   %res = call <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1686   ret <8 x i16> %res
1687 }
1688 declare <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1689
1690
1691 define <16 x i8> @test_x86_ssse3_pshuf_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1692   ; CHECK: vpshufb
1693   %res = call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1694   ret <16 x i8> %res
1695 }
1696 declare <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1697
1698
1699 define <16 x i8> @test_x86_ssse3_psign_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1700   ; CHECK: vpsignb
1701   %res = call <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1702   ret <16 x i8> %res
1703 }
1704 declare <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1705
1706
1707 define <4 x i32> @test_x86_ssse3_psign_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1708   ; CHECK: vpsignd
1709   %res = call <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1710   ret <4 x i32> %res
1711 }
1712 declare <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1713
1714
1715 define <8 x i16> @test_x86_ssse3_psign_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1716   ; CHECK: vpsignw
1717   %res = call <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1718   ret <8 x i16> %res
1719 }
1720 declare <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1721
1722
1723 define <4 x double> @test_x86_avx_addsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1724   ; CHECK: vaddsubpd
1725   %res = call <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1726   ret <4 x double> %res
1727 }
1728 declare <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1729
1730
1731 define <8 x float> @test_x86_avx_addsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1732   ; CHECK: vaddsubps
1733   %res = call <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1734   ret <8 x float> %res
1735 }
1736 declare <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1737
1738
1739 define <4 x double> @test_x86_avx_blend_pd_256(<4 x double> %a0, <4 x double> %a1) {
1740   ; CHECK: vblendpd
1741   %res = call <4 x double> @llvm.x86.avx.blend.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
1742   ret <4 x double> %res
1743 }
1744 declare <4 x double> @llvm.x86.avx.blend.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
1745
1746
1747 define <8 x float> @test_x86_avx_blend_ps_256(<8 x float> %a0, <8 x float> %a1) {
1748   ; CHECK: vblendps
1749   %res = call <8 x float> @llvm.x86.avx.blend.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1750   ret <8 x float> %res
1751 }
1752 declare <8 x float> @llvm.x86.avx.blend.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1753
1754
1755 define <4 x double> @test_x86_avx_blendv_pd_256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) {
1756   ; CHECK: vblendvpd
1757   %res = call <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) ; <<4 x double>> [#uses=1]
1758   ret <4 x double> %res
1759 }
1760 declare <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double>, <4 x double>, <4 x double>) nounwind readnone
1761
1762
1763 define <8 x float> @test_x86_avx_blendv_ps_256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) {
1764   ; CHECK: vblendvps
1765   %res = call <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) ; <<8 x float>> [#uses=1]
1766   ret <8 x float> %res
1767 }
1768 declare <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float>, <8 x float>, <8 x float>) nounwind readnone
1769
1770
1771 define <4 x double> @test_x86_avx_cmp_pd_256(<4 x double> %a0, <4 x double> %a1) {
1772   ; CHECK: vcmpordpd
1773   %res = call <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
1774   ret <4 x double> %res
1775 }
1776 declare <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
1777
1778
1779 define <8 x float> @test_x86_avx_cmp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1780   ; CHECK: vcmpordps
1781   %res = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1782   ret <8 x float> %res
1783 }
1784
1785 define <8 x float> @test_x86_avx_cmp_ps_256_pseudo_op(<8 x float> %a0, <8 x float> %a1) {
1786   ; CHECK: vcmpeqps
1787   %a2 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 0) ; <<8 x float>> [#uses=1]
1788   ; CHECK: vcmpltps
1789   %a3 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a2, i8 1) ; <<8 x float>> [#uses=1]
1790   ; CHECK: vcmpleps
1791   %a4 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a3, i8 2) ; <<8 x float>> [#uses=1]
1792   ; CHECK: vcmpunordps
1793   %a5 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a4, i8 3) ; <<8 x float>> [#uses=1]
1794   ; CHECK: vcmpneqps
1795   %a6 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a5, i8 4) ; <<8 x float>> [#uses=1]
1796   ; CHECK: vcmpnltps
1797   %a7 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a6, i8 5) ; <<8 x float>> [#uses=1]
1798   ; CHECK: vcmpnleps
1799   %a8 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a7, i8 6) ; <<8 x float>> [#uses=1]
1800   ; CHECK: vcmpordps
1801   %a9 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a8, i8 7) ; <<8 x float>> [#uses=1]
1802   ; CHECK: vcmpeq_uqps
1803   %a10 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a9, i8 8) ; <<8 x float>> [#uses=1]
1804   ; CHECK: vcmpngeps
1805   %a11 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a10, i8 9) ; <<8 x float>> [#uses=1]
1806   ; CHECK: vcmpngtps
1807   %a12 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a11, i8 10) ; <<8 x float>> [#uses=1]
1808   ; CHECK: vcmpfalseps
1809   %a13 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a12, i8 11) ; <<8 x float>> [#uses=1]
1810   ; CHECK: vcmpneq_oqps
1811   %a14 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a13, i8 12) ; <<8 x float>> [#uses=1]
1812   ; CHECK: vcmpgeps
1813   %a15 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a14, i8 13) ; <<8 x float>> [#uses=1]
1814   ; CHECK: vcmpgtps
1815   %a16 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a15, i8 14) ; <<8 x float>> [#uses=1]
1816   ; CHECK: vcmptrueps
1817   %a17 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a16, i8 15) ; <<8 x float>> [#uses=1]
1818   ; CHECK: vcmpeq_osps
1819   %a18 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a17, i8 16) ; <<8 x float>> [#uses=1]
1820   ; CHECK: vcmplt_oqps
1821   %a19 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a18, i8 17) ; <<8 x float>> [#uses=1]
1822   ; CHECK: vcmple_oqps
1823   %a20 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a19, i8 18) ; <<8 x float>> [#uses=1]
1824   ; CHECK: vcmpunord_sps
1825   %a21 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a20, i8 19) ; <<8 x float>> [#uses=1]
1826   ; CHECK: vcmpneq_usps
1827   %a22 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a21, i8 20) ; <<8 x float>> [#uses=1]
1828   ; CHECK: vcmpnlt_uqps
1829   %a23 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a22, i8 21) ; <<8 x float>> [#uses=1]
1830   ; CHECK: vcmpnle_uqps
1831   %a24 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a23, i8 22) ; <<8 x float>> [#uses=1]
1832   ; CHECK: vcmpord_sps
1833   %a25 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a24, i8 23) ; <<8 x float>> [#uses=1]
1834   ; CHECK: vcmpeq_usps
1835   %a26 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a25, i8 24) ; <<8 x float>> [#uses=1]
1836   ; CHECK: vcmpnge_uqps
1837   %a27 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a26, i8 25) ; <<8 x float>> [#uses=1]
1838   ; CHECK: vcmpngt_uqps
1839   %a28 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a27, i8 26) ; <<8 x float>> [#uses=1]
1840   ; CHECK: vcmpfalse_osps
1841   %a29 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a28, i8 27) ; <<8 x float>> [#uses=1]
1842   ; CHECK: vcmpneq_osps
1843   %a30 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a29, i8 28) ; <<8 x float>> [#uses=1]
1844   ; CHECK: vcmpge_oqps
1845   %a31 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a30, i8 29) ; <<8 x float>> [#uses=1]
1846   ; CHECK: vcmpgt_oqps
1847   %a32 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a31, i8 30) ; <<8 x float>> [#uses=1]
1848   ; CHECK: vcmptrue_usps
1849   %res = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a32, i8 31) ; <<8 x float>> [#uses=1]
1850   ret <8 x float> %res
1851 }
1852 declare <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1853
1854
1855 define <4 x float> @test_x86_avx_cvt_pd2_ps_256(<4 x double> %a0) {
1856   ; CHECK: vcvtpd2psy
1857   %res = call <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double> %a0) ; <<4 x float>> [#uses=1]
1858   ret <4 x float> %res
1859 }
1860 declare <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double>) nounwind readnone
1861
1862
1863 define <4 x i32> @test_x86_avx_cvt_pd2dq_256(<4 x double> %a0) {
1864   ; CHECK: vcvtpd2dqy
1865   %res = call <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1866   ret <4 x i32> %res
1867 }
1868 declare <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double>) nounwind readnone
1869
1870
1871 define <4 x double> @test_x86_avx_cvt_ps2_pd_256(<4 x float> %a0) {
1872   ; CHECK: vcvtps2pd
1873   %res = call <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float> %a0) ; <<4 x double>> [#uses=1]
1874   ret <4 x double> %res
1875 }
1876 declare <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float>) nounwind readnone
1877
1878
1879 define <8 x i32> @test_x86_avx_cvt_ps2dq_256(<8 x float> %a0) {
1880   ; CHECK: vcvtps2dq
1881   %res = call <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1882   ret <8 x i32> %res
1883 }
1884 declare <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float>) nounwind readnone
1885
1886
1887 define <4 x double> @test_x86_avx_cvtdq2_pd_256(<4 x i32> %a0) {
1888   ; CHECK: vcvtdq2pd
1889   %res = call <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32> %a0) ; <<4 x double>> [#uses=1]
1890   ret <4 x double> %res
1891 }
1892 declare <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32>) nounwind readnone
1893
1894
1895 define <8 x float> @test_x86_avx_cvtdq2_ps_256(<8 x i32> %a0) {
1896   ; CHECK: vcvtdq2ps
1897   %res = call <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32> %a0) ; <<8 x float>> [#uses=1]
1898   ret <8 x float> %res
1899 }
1900 declare <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32>) nounwind readnone
1901
1902
1903 define <4 x i32> @test_x86_avx_cvtt_pd2dq_256(<4 x double> %a0) {
1904   ; CHECK: vcvttpd2dqy
1905   %res = call <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1906   ret <4 x i32> %res
1907 }
1908 declare <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double>) nounwind readnone
1909
1910
1911 define <8 x i32> @test_x86_avx_cvtt_ps2dq_256(<8 x float> %a0) {
1912   ; CHECK: vcvttps2dq
1913   %res = call <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1914   ret <8 x i32> %res
1915 }
1916 declare <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float>) nounwind readnone
1917
1918
1919 define <8 x float> @test_x86_avx_dp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1920   ; CHECK: vdpps
1921   %res = call <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1922   ret <8 x float> %res
1923 }
1924 declare <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1925
1926
1927 define <4 x double> @test_x86_avx_hadd_pd_256(<4 x double> %a0, <4 x double> %a1) {
1928   ; CHECK: vhaddpd
1929   %res = call <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1930   ret <4 x double> %res
1931 }
1932 declare <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double>, <4 x double>) nounwind readnone
1933
1934
1935 define <8 x float> @test_x86_avx_hadd_ps_256(<8 x float> %a0, <8 x float> %a1) {
1936   ; CHECK: vhaddps
1937   %res = call <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1938   ret <8 x float> %res
1939 }
1940 declare <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float>, <8 x float>) nounwind readnone
1941
1942
1943 define <4 x double> @test_x86_avx_hsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1944   ; CHECK: vhsubpd
1945   %res = call <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1946   ret <4 x double> %res
1947 }
1948 declare <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1949
1950
1951 define <8 x float> @test_x86_avx_hsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1952   ; CHECK: vhsubps
1953   %res = call <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1954   ret <8 x float> %res
1955 }
1956 declare <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1957
1958
1959 define <32 x i8> @test_x86_avx_ldu_dq_256(i8* %a0) {
1960   ; CHECK: vlddqu
1961   %res = call <32 x i8> @llvm.x86.avx.ldu.dq.256(i8* %a0) ; <<32 x i8>> [#uses=1]
1962   ret <32 x i8> %res
1963 }
1964 declare <32 x i8> @llvm.x86.avx.ldu.dq.256(i8*) nounwind readonly
1965
1966
1967 define <2 x double> @test_x86_avx_maskload_pd(i8* %a0, <2 x double> %a1) {
1968   ; CHECK: vmaskmovpd
1969   %res = call <2 x double> @llvm.x86.avx.maskload.pd(i8* %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
1970   ret <2 x double> %res
1971 }
1972 declare <2 x double> @llvm.x86.avx.maskload.pd(i8*, <2 x double>) nounwind readonly
1973
1974
1975 define <4 x double> @test_x86_avx_maskload_pd_256(i8* %a0, <4 x double> %a1) {
1976   ; CHECK: vmaskmovpd
1977   %res = call <4 x double> @llvm.x86.avx.maskload.pd.256(i8* %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1978   ret <4 x double> %res
1979 }
1980 declare <4 x double> @llvm.x86.avx.maskload.pd.256(i8*, <4 x double>) nounwind readonly
1981
1982
1983 define <4 x float> @test_x86_avx_maskload_ps(i8* %a0, <4 x float> %a1) {
1984   ; CHECK: vmaskmovps
1985   %res = call <4 x float> @llvm.x86.avx.maskload.ps(i8* %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1986   ret <4 x float> %res
1987 }
1988 declare <4 x float> @llvm.x86.avx.maskload.ps(i8*, <4 x float>) nounwind readonly
1989
1990
1991 define <8 x float> @test_x86_avx_maskload_ps_256(i8* %a0, <8 x float> %a1) {
1992   ; CHECK: vmaskmovps
1993   %res = call <8 x float> @llvm.x86.avx.maskload.ps.256(i8* %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1994   ret <8 x float> %res
1995 }
1996 declare <8 x float> @llvm.x86.avx.maskload.ps.256(i8*, <8 x float>) nounwind readonly
1997
1998
1999 define void @test_x86_avx_maskstore_pd(i8* %a0, <2 x double> %a1, <2 x double> %a2) {
2000   ; CHECK: vmaskmovpd
2001   call void @llvm.x86.avx.maskstore.pd(i8* %a0, <2 x double> %a1, <2 x double> %a2)
2002   ret void
2003 }
2004 declare void @llvm.x86.avx.maskstore.pd(i8*, <2 x double>, <2 x double>) nounwind
2005
2006
2007 define void @test_x86_avx_maskstore_pd_256(i8* %a0, <4 x double> %a1, <4 x double> %a2) {
2008   ; CHECK: vmaskmovpd
2009   call void @llvm.x86.avx.maskstore.pd.256(i8* %a0, <4 x double> %a1, <4 x double> %a2)
2010   ret void
2011 }
2012 declare void @llvm.x86.avx.maskstore.pd.256(i8*, <4 x double>, <4 x double>) nounwind
2013
2014
2015 define void @test_x86_avx_maskstore_ps(i8* %a0, <4 x float> %a1, <4 x float> %a2) {
2016   ; CHECK: vmaskmovps
2017   call void @llvm.x86.avx.maskstore.ps(i8* %a0, <4 x float> %a1, <4 x float> %a2)
2018   ret void
2019 }
2020 declare void @llvm.x86.avx.maskstore.ps(i8*, <4 x float>, <4 x float>) nounwind
2021
2022
2023 define void @test_x86_avx_maskstore_ps_256(i8* %a0, <8 x float> %a1, <8 x float> %a2) {
2024   ; CHECK: vmaskmovps
2025   call void @llvm.x86.avx.maskstore.ps.256(i8* %a0, <8 x float> %a1, <8 x float> %a2)
2026   ret void
2027 }
2028 declare void @llvm.x86.avx.maskstore.ps.256(i8*, <8 x float>, <8 x float>) nounwind
2029
2030
2031 define <4 x double> @test_x86_avx_max_pd_256(<4 x double> %a0, <4 x double> %a1) {
2032   ; CHECK: vmaxpd
2033   %res = call <4 x double> @llvm.x86.avx.max.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
2034   ret <4 x double> %res
2035 }
2036 declare <4 x double> @llvm.x86.avx.max.pd.256(<4 x double>, <4 x double>) nounwind readnone
2037
2038
2039 define <8 x float> @test_x86_avx_max_ps_256(<8 x float> %a0, <8 x float> %a1) {
2040   ; CHECK: vmaxps
2041   %res = call <8 x float> @llvm.x86.avx.max.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
2042   ret <8 x float> %res
2043 }
2044 declare <8 x float> @llvm.x86.avx.max.ps.256(<8 x float>, <8 x float>) nounwind readnone
2045
2046
2047 define <4 x double> @test_x86_avx_min_pd_256(<4 x double> %a0, <4 x double> %a1) {
2048   ; CHECK: vminpd
2049   %res = call <4 x double> @llvm.x86.avx.min.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
2050   ret <4 x double> %res
2051 }
2052 declare <4 x double> @llvm.x86.avx.min.pd.256(<4 x double>, <4 x double>) nounwind readnone
2053
2054
2055 define <8 x float> @test_x86_avx_min_ps_256(<8 x float> %a0, <8 x float> %a1) {
2056   ; CHECK: vminps
2057   %res = call <8 x float> @llvm.x86.avx.min.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
2058   ret <8 x float> %res
2059 }
2060 declare <8 x float> @llvm.x86.avx.min.ps.256(<8 x float>, <8 x float>) nounwind readnone
2061
2062
2063 define i32 @test_x86_avx_movmsk_pd_256(<4 x double> %a0) {
2064   ; CHECK: vmovmskpd
2065   %res = call i32 @llvm.x86.avx.movmsk.pd.256(<4 x double> %a0) ; <i32> [#uses=1]
2066   ret i32 %res
2067 }
2068 declare i32 @llvm.x86.avx.movmsk.pd.256(<4 x double>) nounwind readnone
2069
2070
2071 define i32 @test_x86_avx_movmsk_ps_256(<8 x float> %a0) {
2072   ; CHECK: vmovmskps
2073   %res = call i32 @llvm.x86.avx.movmsk.ps.256(<8 x float> %a0) ; <i32> [#uses=1]
2074   ret i32 %res
2075 }
2076 declare i32 @llvm.x86.avx.movmsk.ps.256(<8 x float>) nounwind readnone
2077
2078
2079
2080
2081
2082
2083
2084 define i32 @test_x86_avx_ptestc_256(<4 x i64> %a0, <4 x i64> %a1) {
2085   ; CHECK: vptest
2086   ; CHECK: sbbl
2087   %res = call i32 @llvm.x86.avx.ptestc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2088   ret i32 %res
2089 }
2090 declare i32 @llvm.x86.avx.ptestc.256(<4 x i64>, <4 x i64>) nounwind readnone
2091
2092
2093 define i32 @test_x86_avx_ptestnzc_256(<4 x i64> %a0, <4 x i64> %a1) {
2094   ; CHECK: vptest
2095   ; CHECK: seta
2096   ; CHECK: movzbl
2097   %res = call i32 @llvm.x86.avx.ptestnzc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2098   ret i32 %res
2099 }
2100 declare i32 @llvm.x86.avx.ptestnzc.256(<4 x i64>, <4 x i64>) nounwind readnone
2101
2102
2103 define i32 @test_x86_avx_ptestz_256(<4 x i64> %a0, <4 x i64> %a1) {
2104   ; CHECK: vptest
2105   ; CHECK: sete
2106   ; CHECK: movzbl
2107   %res = call i32 @llvm.x86.avx.ptestz.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2108   ret i32 %res
2109 }
2110 declare i32 @llvm.x86.avx.ptestz.256(<4 x i64>, <4 x i64>) nounwind readnone
2111
2112
2113 define <8 x float> @test_x86_avx_rcp_ps_256(<8 x float> %a0) {
2114   ; CHECK: vrcpps
2115   %res = call <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2116   ret <8 x float> %res
2117 }
2118 declare <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float>) nounwind readnone
2119
2120
2121 define <4 x double> @test_x86_avx_round_pd_256(<4 x double> %a0) {
2122   ; CHECK: vroundpd
2123   %res = call <4 x double> @llvm.x86.avx.round.pd.256(<4 x double> %a0, i32 7) ; <<4 x double>> [#uses=1]
2124   ret <4 x double> %res
2125 }
2126 declare <4 x double> @llvm.x86.avx.round.pd.256(<4 x double>, i32) nounwind readnone
2127
2128
2129 define <8 x float> @test_x86_avx_round_ps_256(<8 x float> %a0) {
2130   ; CHECK: vroundps
2131   %res = call <8 x float> @llvm.x86.avx.round.ps.256(<8 x float> %a0, i32 7) ; <<8 x float>> [#uses=1]
2132   ret <8 x float> %res
2133 }
2134 declare <8 x float> @llvm.x86.avx.round.ps.256(<8 x float>, i32) nounwind readnone
2135
2136
2137 define <8 x float> @test_x86_avx_rsqrt_ps_256(<8 x float> %a0) {
2138   ; CHECK: vrsqrtps
2139   %res = call <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2140   ret <8 x float> %res
2141 }
2142 declare <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float>) nounwind readnone
2143
2144
2145 define <4 x double> @test_x86_avx_sqrt_pd_256(<4 x double> %a0) {
2146   ; CHECK: vsqrtpd
2147   %res = call <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double> %a0) ; <<4 x double>> [#uses=1]
2148   ret <4 x double> %res
2149 }
2150 declare <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double>) nounwind readnone
2151
2152
2153 define <8 x float> @test_x86_avx_sqrt_ps_256(<8 x float> %a0) {
2154   ; CHECK: vsqrtps
2155   %res = call <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2156   ret <8 x float> %res
2157 }
2158 declare <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float>) nounwind readnone
2159
2160
2161 define void @test_x86_avx_storeu_dq_256(i8* %a0, <32 x i8> %a1) {
2162   ; FIXME: unfortunately the execution domain fix pass changes this to vmovups and its hard to force with no 256-bit integer instructions
2163   ; CHECK: vmovups
2164   ; add operation forces the execution domain.
2165   %a2 = add <32 x i8> %a1, <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>
2166   call void @llvm.x86.avx.storeu.dq.256(i8* %a0, <32 x i8> %a2)
2167   ret void
2168 }
2169 declare void @llvm.x86.avx.storeu.dq.256(i8*, <32 x i8>) nounwind
2170
2171
2172 define void @test_x86_avx_storeu_pd_256(i8* %a0, <4 x double> %a1) {
2173   ; CHECK: vmovupd
2174   ; add operation forces the execution domain.
2175   %a2 = fadd <4 x double> %a1, <double 0x0, double 0x0, double 0x0, double 0x0>
2176   call void @llvm.x86.avx.storeu.pd.256(i8* %a0, <4 x double> %a2)
2177   ret void
2178 }
2179 declare void @llvm.x86.avx.storeu.pd.256(i8*, <4 x double>) nounwind
2180
2181
2182 define void @test_x86_avx_storeu_ps_256(i8* %a0, <8 x float> %a1) {
2183   ; CHECK: vmovups
2184   call void @llvm.x86.avx.storeu.ps.256(i8* %a0, <8 x float> %a1)
2185   ret void
2186 }
2187 declare void @llvm.x86.avx.storeu.ps.256(i8*, <8 x float>) nounwind
2188
2189
2190 define <4 x double> @test_x86_avx_vbroadcastf128_pd_256(i8* %a0) {
2191   ; CHECK: vbroadcastf128
2192   %res = call <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8* %a0) ; <<4 x double>> [#uses=1]
2193   ret <4 x double> %res
2194 }
2195 declare <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8*) nounwind readonly
2196
2197
2198 define <8 x float> @test_x86_avx_vbroadcastf128_ps_256(i8* %a0) {
2199   ; CHECK: vbroadcastf128
2200   %res = call <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8* %a0) ; <<8 x float>> [#uses=1]
2201   ret <8 x float> %res
2202 }
2203 declare <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8*) nounwind readonly
2204
2205
2206 define <2 x double> @test_x86_avx_vextractf128_pd_256(<4 x double> %a0) {
2207   ; CHECK: vextractf128
2208   %res = call <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double> %a0, i8 7) ; <<2 x double>> [#uses=1]
2209   ret <2 x double> %res
2210 }
2211 declare <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double>, i8) nounwind readnone
2212
2213
2214 define <4 x float> @test_x86_avx_vextractf128_ps_256(<8 x float> %a0) {
2215   ; CHECK: vextractf128
2216   %res = call <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2217   ret <4 x float> %res
2218 }
2219 declare <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float>, i8) nounwind readnone
2220
2221
2222 define <4 x i32> @test_x86_avx_vextractf128_si_256(<8 x i32> %a0) {
2223   ; CHECK: vextractf128
2224   %res = call <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32> %a0, i8 7) ; <<4 x i32>> [#uses=1]
2225   ret <4 x i32> %res
2226 }
2227 declare <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32>, i8) nounwind readnone
2228
2229
2230 define <4 x double> @test_x86_avx_vinsertf128_pd_256(<4 x double> %a0, <2 x double> %a1) {
2231   ; CHECK: vinsertf128
2232   %res = call <4 x double> @llvm.x86.avx.vinsertf128.pd.256(<4 x double> %a0, <2 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
2233   ret <4 x double> %res
2234 }
2235 declare <4 x double> @llvm.x86.avx.vinsertf128.pd.256(<4 x double>, <2 x double>, i8) nounwind readnone
2236
2237
2238 define <8 x float> @test_x86_avx_vinsertf128_ps_256(<8 x float> %a0, <4 x float> %a1) {
2239   ; CHECK: vinsertf128
2240   %res = call <8 x float> @llvm.x86.avx.vinsertf128.ps.256(<8 x float> %a0, <4 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
2241   ret <8 x float> %res
2242 }
2243 declare <8 x float> @llvm.x86.avx.vinsertf128.ps.256(<8 x float>, <4 x float>, i8) nounwind readnone
2244
2245
2246 define <8 x i32> @test_x86_avx_vinsertf128_si_256(<8 x i32> %a0, <4 x i32> %a1) {
2247   ; CHECK: vinsertf128
2248   %res = call <8 x i32> @llvm.x86.avx.vinsertf128.si.256(<8 x i32> %a0, <4 x i32> %a1, i8 7) ; <<8 x i32>> [#uses=1]
2249   ret <8 x i32> %res
2250 }
2251 declare <8 x i32> @llvm.x86.avx.vinsertf128.si.256(<8 x i32>, <4 x i32>, i8) nounwind readnone
2252
2253
2254 define <4 x double> @test_x86_avx_vperm2f128_pd_256(<4 x double> %a0, <4 x double> %a1) {
2255   ; CHECK: vperm2f128
2256   %res = call <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
2257   ret <4 x double> %res
2258 }
2259 declare <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
2260
2261
2262 define <8 x float> @test_x86_avx_vperm2f128_ps_256(<8 x float> %a0, <8 x float> %a1) {
2263   ; CHECK: vperm2f128
2264   %res = call <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
2265   ret <8 x float> %res
2266 }
2267 declare <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
2268
2269
2270 define <8 x i32> @test_x86_avx_vperm2f128_si_256(<8 x i32> %a0, <8 x i32> %a1) {
2271   ; CHECK: vperm2f128
2272   %res = call <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32> %a0, <8 x i32> %a1, i8 7) ; <<8 x i32>> [#uses=1]
2273   ret <8 x i32> %res
2274 }
2275 declare <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32>, <8 x i32>, i8) nounwind readnone
2276
2277
2278 define <2 x double> @test_x86_avx_vpermil_pd(<2 x double> %a0) {
2279   ; CHECK: vpermilpd
2280   %res = call <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double> %a0, i8 1) ; <<2 x double>> [#uses=1]
2281   ret <2 x double> %res
2282 }
2283 declare <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double>, i8) nounwind readnone
2284
2285
2286 define <4 x double> @test_x86_avx_vpermil_pd_256(<4 x double> %a0) {
2287   ; CHECK: vpermilpd
2288   %res = call <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double> %a0, i8 7) ; <<4 x double>> [#uses=1]
2289   ret <4 x double> %res
2290 }
2291 declare <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double>, i8) nounwind readnone
2292
2293
2294 define <4 x float> @test_x86_avx_vpermil_ps(<4 x float> %a0) {
2295   ; CHECK: vpermilps
2296   %res = call <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2297   ret <4 x float> %res
2298 }
2299 declare <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float>, i8) nounwind readnone
2300
2301
2302 define <8 x float> @test_x86_avx_vpermil_ps_256(<8 x float> %a0) {
2303   ; CHECK: vpermilps
2304   %res = call <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float> %a0, i8 7) ; <<8 x float>> [#uses=1]
2305   ret <8 x float> %res
2306 }
2307 declare <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float>, i8) nounwind readnone
2308
2309
2310 define <2 x double> @test_x86_avx_vpermilvar_pd(<2 x double> %a0, <2 x i64> %a1) {
2311   ; CHECK: vpermilpd
2312   %res = call <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double> %a0, <2 x i64> %a1) ; <<2 x double>> [#uses=1]
2313   ret <2 x double> %res
2314 }
2315 declare <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double>, <2 x i64>) nounwind readnone
2316
2317
2318 define <4 x double> @test_x86_avx_vpermilvar_pd_256(<4 x double> %a0, <4 x i64> %a1) {
2319   ; CHECK: vpermilpd
2320   %res = call <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double> %a0, <4 x i64> %a1) ; <<4 x double>> [#uses=1]
2321   ret <4 x double> %res
2322 }
2323 declare <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double>, <4 x i64>) nounwind readnone
2324
2325
2326 define <4 x float> @test_x86_avx_vpermilvar_ps(<4 x float> %a0, <4 x i32> %a1) {
2327   ; CHECK: vpermilps
2328   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a1) ; <<4 x float>> [#uses=1]
2329   ret <4 x float> %res
2330 }
2331 define <4 x float> @test_x86_avx_vpermilvar_ps_load(<4 x float> %a0, <4 x i32>* %a1) {
2332   ; CHECK: vpermilps
2333   %a2 = load <4 x i32>* %a1
2334   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a2) ; <<4 x float>> [#uses=1]
2335   ret <4 x float> %res
2336 }
2337 declare <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float>, <4 x i32>) nounwind readnone
2338
2339
2340 define <8 x float> @test_x86_avx_vpermilvar_ps_256(<8 x float> %a0, <8 x i32> %a1) {
2341   ; CHECK: vpermilps
2342   %res = call <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float> %a0, <8 x i32> %a1) ; <<8 x float>> [#uses=1]
2343   ret <8 x float> %res
2344 }
2345 declare <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float>, <8 x i32>) nounwind readnone
2346
2347
2348 define i32 @test_x86_avx_vtestc_pd(<2 x double> %a0, <2 x double> %a1) {
2349   ; CHECK: vtestpd
2350   ; CHECK: sbbl
2351   %res = call i32 @llvm.x86.avx.vtestc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2352   ret i32 %res
2353 }
2354 declare i32 @llvm.x86.avx.vtestc.pd(<2 x double>, <2 x double>) nounwind readnone
2355
2356
2357 define i32 @test_x86_avx_vtestc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2358   ; CHECK: vtestpd
2359   ; CHECK: sbbl
2360   %res = call i32 @llvm.x86.avx.vtestc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2361   ret i32 %res
2362 }
2363 declare i32 @llvm.x86.avx.vtestc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2364
2365
2366 define i32 @test_x86_avx_vtestc_ps(<4 x float> %a0, <4 x float> %a1) {
2367   ; CHECK: vtestps
2368   ; CHECK: sbbl
2369   %res = call i32 @llvm.x86.avx.vtestc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2370   ret i32 %res
2371 }
2372 declare i32 @llvm.x86.avx.vtestc.ps(<4 x float>, <4 x float>) nounwind readnone
2373
2374
2375 define i32 @test_x86_avx_vtestc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2376   ; CHECK: vtestps
2377   ; CHECK: sbbl
2378   %res = call i32 @llvm.x86.avx.vtestc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2379   ret i32 %res
2380 }
2381 declare i32 @llvm.x86.avx.vtestc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2382
2383
2384 define i32 @test_x86_avx_vtestnzc_pd(<2 x double> %a0, <2 x double> %a1) {
2385   ; CHECK: vtestpd
2386   ; CHECK: seta
2387   ; CHECK: movzbl
2388   %res = call i32 @llvm.x86.avx.vtestnzc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2389   ret i32 %res
2390 }
2391 declare i32 @llvm.x86.avx.vtestnzc.pd(<2 x double>, <2 x double>) nounwind readnone
2392
2393
2394 define i32 @test_x86_avx_vtestnzc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2395   ; CHECK: vtestpd
2396   ; CHECK: seta
2397   ; CHECK: movzbl
2398   %res = call i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2399   ret i32 %res
2400 }
2401 declare i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2402
2403
2404 define i32 @test_x86_avx_vtestnzc_ps(<4 x float> %a0, <4 x float> %a1) {
2405   ; CHECK: vtestps
2406   ; CHECK: seta
2407   ; CHECK: movzbl
2408   %res = call i32 @llvm.x86.avx.vtestnzc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2409   ret i32 %res
2410 }
2411 declare i32 @llvm.x86.avx.vtestnzc.ps(<4 x float>, <4 x float>) nounwind readnone
2412
2413
2414 define i32 @test_x86_avx_vtestnzc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2415   ; CHECK: vtestps
2416   ; CHECK: seta
2417   ; CHECK: movzbl
2418   %res = call i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2419   ret i32 %res
2420 }
2421 declare i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2422
2423
2424 define i32 @test_x86_avx_vtestz_pd(<2 x double> %a0, <2 x double> %a1) {
2425   ; CHECK: vtestpd
2426   ; CHECK: sete
2427   ; CHECK: movzbl
2428   %res = call i32 @llvm.x86.avx.vtestz.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2429   ret i32 %res
2430 }
2431 declare i32 @llvm.x86.avx.vtestz.pd(<2 x double>, <2 x double>) nounwind readnone
2432
2433
2434 define i32 @test_x86_avx_vtestz_pd_256(<4 x double> %a0, <4 x double> %a1) {
2435   ; CHECK: vtestpd
2436   ; CHECK: sete
2437   ; CHECK: movzbl
2438   %res = call i32 @llvm.x86.avx.vtestz.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2439   ret i32 %res
2440 }
2441 declare i32 @llvm.x86.avx.vtestz.pd.256(<4 x double>, <4 x double>) nounwind readnone
2442
2443
2444 define i32 @test_x86_avx_vtestz_ps(<4 x float> %a0, <4 x float> %a1) {
2445   ; CHECK: vtestps
2446   ; CHECK: sete
2447   ; CHECK: movzbl
2448   %res = call i32 @llvm.x86.avx.vtestz.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2449   ret i32 %res
2450 }
2451 declare i32 @llvm.x86.avx.vtestz.ps(<4 x float>, <4 x float>) nounwind readnone
2452
2453
2454 define i32 @test_x86_avx_vtestz_ps_256(<8 x float> %a0, <8 x float> %a1) {
2455   ; CHECK: vtestps
2456   ; CHECK: sete
2457   ; CHECK: movzbl
2458   %res = call i32 @llvm.x86.avx.vtestz.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2459   ret i32 %res
2460 }
2461 declare i32 @llvm.x86.avx.vtestz.ps.256(<8 x float>, <8 x float>) nounwind readnone
2462
2463
2464 define void @test_x86_avx_vzeroall() {
2465   ; CHECK: vzeroall
2466   call void @llvm.x86.avx.vzeroall()
2467   ret void
2468 }
2469 declare void @llvm.x86.avx.vzeroall() nounwind
2470
2471
2472 define void @test_x86_avx_vzeroupper() {
2473   ; CHECK: vzeroupper
2474   call void @llvm.x86.avx.vzeroupper()
2475   ret void
2476 }
2477 declare void @llvm.x86.avx.vzeroupper() nounwind
2478
2479 ; Make sure instructions with no AVX equivalents, but are associated with SSEX feature flags still work
2480
2481 ; CHECK: monitor
2482 define void @monitor(i8* %P, i32 %E, i32 %H) nounwind {
2483 entry:
2484   tail call void @llvm.x86.sse3.monitor(i8* %P, i32 %E, i32 %H)
2485   ret void
2486 }
2487 declare void @llvm.x86.sse3.monitor(i8*, i32, i32) nounwind
2488
2489 ; CHECK: mwait
2490 define void @mwait(i32 %E, i32 %H) nounwind {
2491 entry:
2492   tail call void @llvm.x86.sse3.mwait(i32 %E, i32 %H)
2493   ret void
2494 }
2495 declare void @llvm.x86.sse3.mwait(i32, i32) nounwind
2496
2497 ; CHECK: sfence
2498 define void @sfence() nounwind {
2499 entry:
2500   tail call void @llvm.x86.sse.sfence()
2501   ret void
2502 }
2503 declare void @llvm.x86.sse.sfence() nounwind
2504
2505 ; CHECK: lfence
2506 define void @lfence() nounwind {
2507 entry:
2508   tail call void @llvm.x86.sse2.lfence()
2509   ret void
2510 }
2511 declare void @llvm.x86.sse2.lfence() nounwind
2512
2513 ; CHECK: mfence
2514 define void @mfence() nounwind {
2515 entry:
2516   tail call void @llvm.x86.sse2.mfence()
2517   ret void
2518 }
2519 declare void @llvm.x86.sse2.mfence() nounwind
2520
2521 ; CHECK: clflush
2522 define void @clflush(i8* %p) nounwind {
2523 entry:
2524   tail call void @llvm.x86.sse2.clflush(i8* %p)
2525   ret void
2526 }
2527 declare void @llvm.x86.sse2.clflush(i8*) nounwind
2528
2529 ; CHECK: crc32b
2530 define i32 @crc32_32_8(i32 %a, i8 %b) nounwind {
2531   %tmp = call i32 @llvm.x86.sse42.crc32.32.8(i32 %a, i8 %b)
2532   ret i32 %tmp
2533 }
2534 declare i32 @llvm.x86.sse42.crc32.32.8(i32, i8) nounwind
2535
2536 ; CHECK: crc32w
2537 define i32 @crc32_32_16(i32 %a, i16 %b) nounwind {
2538   %tmp = call i32 @llvm.x86.sse42.crc32.32.16(i32 %a, i16 %b)
2539   ret i32 %tmp
2540 }
2541 declare i32 @llvm.x86.sse42.crc32.32.16(i32, i16) nounwind
2542
2543 ; CHECK: crc32l
2544 define i32 @crc32_32_32(i32 %a, i32 %b) nounwind {
2545   %tmp = call i32 @llvm.x86.sse42.crc32.32.32(i32 %a, i32 %b)
2546   ret i32 %tmp
2547 }
2548 declare i32 @llvm.x86.sse42.crc32.32.32(i32, i32) nounwind
2549
2550 ; CHECK: movntdq
2551 define void @movnt_dq(i8* %p, <4 x i64> %a1) nounwind {
2552   %a2 = add <4 x i64> %a1, <i64 1, i64 1, i64 1, i64 1>
2553   tail call void @llvm.x86.avx.movnt.dq.256(i8* %p, <4 x i64> %a2) nounwind
2554   ret void
2555 }
2556 declare void @llvm.x86.avx.movnt.dq.256(i8*, <4 x i64>) nounwind
2557
2558 ; CHECK: movntps
2559 define void @movnt_ps(i8* %p, <8 x float> %a) nounwind {
2560   tail call void @llvm.x86.avx.movnt.ps.256(i8* %p, <8 x float> %a) nounwind
2561   ret void
2562 }
2563 declare void @llvm.x86.avx.movnt.ps.256(i8*, <8 x float>) nounwind
2564
2565 ; CHECK: movntpd
2566 define void @movnt_pd(i8* %p, <4 x double> %a1) nounwind {
2567   ; add operation forces the execution domain.
2568   %a2 = fadd <4 x double> %a1, <double 0x0, double 0x0, double 0x0, double 0x0>
2569   tail call void @llvm.x86.avx.movnt.pd.256(i8* %p, <4 x double> %a2) nounwind
2570   ret void
2571 }
2572 declare void @llvm.x86.avx.movnt.pd.256(i8*, <4 x double>) nounwind
2573
2574
2575 ; Check for pclmulqdq
2576 define <2 x i64> @test_x86_pclmulqdq(<2 x i64> %a0, <2 x i64> %a1) {
2577 ; CHECK: vpclmulqdq
2578   %res = call <2 x i64> @llvm.x86.pclmulqdq(<2 x i64> %a0, <2 x i64> %a1, i8 0) ; <<2 x i64>> [#uses=1]
2579   ret <2 x i64> %res
2580 }
2581 declare <2 x i64> @llvm.x86.pclmulqdq(<2 x i64>, <2 x i64>, i8) nounwind readnone