test/CodeGen/X86/mmx-fold-load.ll

   1 ; RUN: llc < %s -march=x86-64 -mattr=+mmx,+sse2 | FileCheck %s
   2
   3 define i64 @t0(<1 x i64>* %a, i32* %b) {
   4 ; CHECK-LABEL: t0:
   5 ; CHECK:       # BB#0:{{.*}} %entry
   6 ; CHECK-NEXT:    movq (%rdi), %mm0
   7 ; CHECK-NEXT:    psllq (%rsi), %mm0
   8 ; CHECK-NEXT:    movd %mm0, %rax
   9 ; CHECK-NEXT:    retq
  10 entry:
  11   %0 = bitcast <1 x i64>* %a to x86_mmx*
  12   %1 = load x86_mmx* %0, align 8
  13   %2 = load i32* %b, align 4
  14   %3 = tail call x86_mmx @llvm.x86.mmx.pslli.q(x86_mmx %1, i32 %2)
  15   %4 = bitcast x86_mmx %3 to i64
  16   ret i64 %4
  17 }
  18 declare x86_mmx @llvm.x86.mmx.pslli.q(x86_mmx, i32)
  19
  20 define i64 @t1(<1 x i64>* %a, i32* %b) {
  21 ; CHECK-LABEL: t1:
  22 ; CHECK:       # BB#0:{{.*}} %entry
  23 ; CHECK-NEXT:    movq (%rdi), %mm0
  24 ; CHECK-NEXT:    psrlq (%rsi), %mm0
  25 ; CHECK-NEXT:    movd %mm0, %rax
  26 ; CHECK-NEXT:    retq
  27 entry:
  28   %0 = bitcast <1 x i64>* %a to x86_mmx*
  29   %1 = load x86_mmx* %0, align 8
  30   %2 = load i32* %b, align 4
  31   %3 = tail call x86_mmx @llvm.x86.mmx.psrli.q(x86_mmx %1, i32 %2)
  32   %4 = bitcast x86_mmx %3 to i64
  33   ret i64 %4
  34 }
  35 declare x86_mmx @llvm.x86.mmx.psrli.q(x86_mmx, i32)
  36
  37 define i64 @t2(<1 x i64>* %a, i32* %b) {
  38 ; CHECK-LABEL: t2:
  39 ; CHECK:       # BB#0:{{.*}} %entry
  40 ; CHECK-NEXT:    movq (%rdi), %mm0
  41 ; CHECK-NEXT:    psllw (%rsi), %mm0
  42 ; CHECK-NEXT:    movd %mm0, %rax
  43 ; CHECK-NEXT:    retq
  44 entry:
  45   %0 = bitcast <1 x i64>* %a to x86_mmx*
  46   %1 = load x86_mmx* %0, align 8
  47   %2 = load i32* %b, align 4
  48   %3 = tail call x86_mmx @llvm.x86.mmx.pslli.w(x86_mmx %1, i32 %2)
  49   %4 = bitcast x86_mmx %3 to i64
  50   ret i64 %4
  51 }
  52 declare x86_mmx @llvm.x86.mmx.pslli.w(x86_mmx, i32)
  53
  54 define i64 @t3(<1 x i64>* %a, i32* %b) {
  55 ; CHECK-LABEL: t3:
  56 ; CHECK:       # BB#0:{{.*}} %entry
  57 ; CHECK-NEXT:    movq (%rdi), %mm0
  58 ; CHECK-NEXT:    psrlw (%rsi), %mm0
  59 ; CHECK-NEXT:    movd %mm0, %rax
  60 ; CHECK-NEXT:    retq
  61 entry:
  62   %0 = bitcast <1 x i64>* %a to x86_mmx*
  63   %1 = load x86_mmx* %0, align 8
  64   %2 = load i32* %b, align 4
  65   %3 = tail call x86_mmx @llvm.x86.mmx.psrli.w(x86_mmx %1, i32 %2)
  66   %4 = bitcast x86_mmx %3 to i64
  67   ret i64 %4
  68 }
  69 declare x86_mmx @llvm.x86.mmx.psrli.w(x86_mmx, i32)
  70
  71 define i64 @t4(<1 x i64>* %a, i32* %b) {
  72 ; CHECK-LABEL: t4:
  73 ; CHECK:       # BB#0:{{.*}} %entry
  74 ; CHECK-NEXT:    movq (%rdi), %mm0
  75 ; CHECK-NEXT:    pslld (%rsi), %mm0
  76 ; CHECK-NEXT:    movd %mm0, %rax
  77 ; CHECK-NEXT:    retq
  78 entry:
  79   %0 = bitcast <1 x i64>* %a to x86_mmx*
  80   %1 = load x86_mmx* %0, align 8
  81   %2 = load i32* %b, align 4
  82   %3 = tail call x86_mmx @llvm.x86.mmx.pslli.d(x86_mmx %1, i32 %2)
  83   %4 = bitcast x86_mmx %3 to i64
  84   ret i64 %4
  85 }
  86 declare x86_mmx @llvm.x86.mmx.pslli.d(x86_mmx, i32)
  87
  88 define i64 @t5(<1 x i64>* %a, i32* %b) {
  89 ; CHECK-LABEL: t5:
  90 ; CHECK:       # BB#0:{{.*}} %entry
  91 ; CHECK-NEXT:    movq (%rdi), %mm0
  92 ; CHECK-NEXT:    psrld (%rsi), %mm0
  93 ; CHECK-NEXT:    movd %mm0, %rax
  94 ; CHECK-NEXT:    retq
  95 entry:
  96   %0 = bitcast <1 x i64>* %a to x86_mmx*
  97   %1 = load x86_mmx* %0, align 8
  98   %2 = load i32* %b, align 4
  99   %3 = tail call x86_mmx @llvm.x86.mmx.psrli.d(x86_mmx %1, i32 %2)
 100   %4 = bitcast x86_mmx %3 to i64
 101   ret i64 %4
 102 }
 103 declare x86_mmx @llvm.x86.mmx.psrli.d(x86_mmx, i32)
 104
 105 define i64 @t6(<1 x i64>* %a, i32* %b) {
 106 ; CHECK-LABEL: t6:
 107 ; CHECK:       # BB#0:{{.*}} %entry
 108 ; CHECK-NEXT:    movq (%rdi), %mm0
 109 ; CHECK-NEXT:    psraw (%rsi), %mm0
 110 ; CHECK-NEXT:    movd %mm0, %rax
 111 ; CHECK-NEXT:    retq
 112 entry:
 113   %0 = bitcast <1 x i64>* %a to x86_mmx*
 114   %1 = load x86_mmx* %0, align 8
 115   %2 = load i32* %b, align 4
 116   %3 = tail call x86_mmx @llvm.x86.mmx.psrai.w(x86_mmx %1, i32 %2)
 117   %4 = bitcast x86_mmx %3 to i64
 118   ret i64 %4
 119 }
 120 declare x86_mmx @llvm.x86.mmx.psrai.w(x86_mmx, i32)
 121
 122 define i64 @t7(<1 x i64>* %a, i32* %b) {
 123 ; CHECK-LABEL: t7:
 124 ; CHECK:       # BB#0:{{.*}} %entry
 125 ; CHECK-NEXT:    movq (%rdi), %mm0
 126 ; CHECK-NEXT:    psrad (%rsi), %mm0
 127 ; CHECK-NEXT:    movd %mm0, %rax
 128 ; CHECK-NEXT:    retq
 129 entry:
 130   %0 = bitcast <1 x i64>* %a to x86_mmx*
 131   %1 = load x86_mmx* %0, align 8
 132   %2 = load i32* %b, align 4
 133   %3 = tail call x86_mmx @llvm.x86.mmx.psrai.d(x86_mmx %1, i32 %2)
 134   %4 = bitcast x86_mmx %3 to i64
 135   ret i64 %4
 136 }
 137 declare x86_mmx @llvm.x86.mmx.psrai.d(x86_mmx, i32)