test/CodeGen/X86/mmx-shift.ll

   1 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+mmx | grep psllq | grep 32
   2 ; RUN: llvm-as < %s | llc -march=x86-64 -mattr=+mmx | grep psllq | grep 32
   3 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+mmx | grep psrad
   4
   5 define i64 @t1(<1 x i64> %mm1) nounwind  {
   6 entry:
   7         %tmp6 = tail call <1 x i64> @llvm.x86.mmx.pslli.q( <1 x i64> %mm1, i32 32 )             ; <<1 x i64>> [#uses=1]
   8         %retval1112 = bitcast <1 x i64> %tmp6 to i64            ; <i64> [#uses=1]
   9         ret i64 %retval1112
  10 }
  11
  12 declare <1 x i64> @llvm.x86.mmx.pslli.q(<1 x i64>, i32) nounwind readnone
  13
  14 define i64 @t2(<2 x i32> %mm1, <2 x i32> %mm2) nounwind  {
  15 entry:
  16         %tmp7 = tail call <2 x i32> @llvm.x86.mmx.psra.d( <2 x i32> %mm1, <2 x i32> %mm2 ) nounwind readnone            ; <<2 x i32>> [#uses=1]
  17         %retval1112 = bitcast <2 x i32> %tmp7 to i64            ; <i64> [#uses=1]
  18         ret i64 %retval1112
  19 }
  20
  21 declare <2 x i32> @llvm.x86.mmx.psra.d(<2 x i32>, <2 x i32>) nounwind readnone