Add RORX code generation support
[oota-llvm.git] / test / CodeGen / X86 / pr12359.ll
1 ; RUN: llc -asm-verbose -mtriple=x86_64-unknown-unknown -mcpu=corei7 < %s | FileCheck %s
2 define <16 x i8> @shuf(<16 x i8> %inval1) {
3 entry:
4   %0 = shufflevector <16 x i8> %inval1, <16 x i8> zeroinitializer, <16 x i32> <i32 0, i32 4, i32 3, i32 2, i32 16, i32 16, i32 3, i32 4, i32 0, i32 4, i32 3, i32 2, i32 16, i32 16, i32 3, i32 4>
5   ret <16 x i8> %0
6 ; CHECK: shuf
7 ; CHECK: # BB#0: # %entry
8 ; CHECK-NEXT: pshufb
9 ; CHECK-NEXT: ret
10 }