test/CodeGen/X86/sse1.ll

   1 ; Tests for SSE1 and below, without SSE2+.
   2 ; RUN: llc < %s -march=x86 -mcpu=pentium3 -O3 | FileCheck %s
   3 ; RUN: llc < %s -march=x86-64 -mcpu=pentium3 -O3 | FileCheck %s
   4
   5 define <8 x i16> @test1(<8 x i32> %a) nounwind {
   6 ; CHECK: test1
   7   ret <8 x i16> zeroinitializer
   8 }
   9
  10 define <8 x i16> @test2(<8 x i32> %a) nounwind {
  11 ; CHECK: test2
  12   %c = trunc <8 x i32> %a to <8 x i16>            ; <<8 x i16>> [#uses=1]
  13   ret <8 x i16> %c
  14 }
  15
  16 ; PR7993
  17 ;define <4 x i32> @test3(<4 x i16> %a) nounwind {
  18 ;  %c = sext <4 x i16> %a to <4 x i32>             ; <<4 x i32>> [#uses=1]
  19 ;  ret <4 x i32> %c
  20 ;}